chuong1_gioi thieu ve .he thong VLSI.ppt

UỶ BAN NHÂN DÂN THÀNH PHỐ HỒ CHÍ MINH
ĐẠI HỌC SÀI GÒN
Giảng viên: Ths. Nguyễn Thị Thu Hằng
Khoa Điện tử viễn thông
Năm học 2017-2018
BÀI GIẢNG MÔN
Chương 1: Giới thiệu về hệ
thống VLSI
THIẾT KẾ HỆ THỐNG VLSI
(VLSI System Design)

Bài giảng Thiết kế hệ thống VLSI
CHƯƠNG 1: GIỚI THIỆU VỀ HỆ THỐNG VLSI
CHƯƠNG 2: CÁC KỸ THUẬT THỰC HIỆN & CÀI
ĐẶT RÀNG BUỘC TRONG LAYOUT MẠCH
CMOS
CHƯƠNG 3: THIẾT KẾ LOGIC VÀ MẠCH CMOS
CHƯƠNG 4: THIẾT KẾ HỆ THỐNG CON CMOS
CHƯƠNG 5: CÁC PHƯƠNG PHÁP THIẾT KẾ HỆ
THỐNG VLSI
BÀI GIẢNG MÔN
THIẾT KẾ HỆ THỐNG VLSI
2

►1.1 Lịch sử chung
1.2 Chu trình thiết kế VLSI
1.2.1 Chu trình thiết kế cơ bản
1.2.2 Xu thế mới thiết kế VLSI
3
CHƯƠNG 1. GIỚI THIỆU VỀ HỆ THỐNG VLSI

1.1 Lịch sử chung
4
►Lịch sử vắn tắt
Năm 1958,Jack Kilby chế tạo mạch flip-flop tích hợp đầu tiên
tại nhà máy Texas Instrucments.Năm 2003,số transistors trong
bộ xử lý Intel Pentium 4 là 55 triệu,và trong DRAM(dynamich
random access memory) 512-Mbit hơn nữa nghìn tỉ
transitors.Không có công nghệ nào trong lịch sử giữ vựng vị trí
tăng trường cao và lâu dài như công nghệ này.
Transistors ngày càng được tiểu hình hóa bền vững và cải tiến
tiến trình sản xuất,hầu hết các lĩnh vực kĩ thuật đều chú ý đến
tốc độ thực hiện,năng lượng tiêu thụ,và giá cả.Dĩ nhiên,với số
transistor càng ngày càng nhỏ hơn,chúng sẽ thực hiện nhanh
hơn,tiêu thụ điện năng nhỏ hơn và giá thành sản xuất sẽ giảm
đáng kể.

5
►Sự tăng trưởng số lượngtích hợp transistor trong các chip
vi xử lý

6
►Định luật Moore:
Năm 1965 Golden Moore đã chỉ ra số lượng transistor có
thể được chế tạo một cách kinh tế trên một chip đơn thông
qua luật Moore.
Theo luật này số lượng transistor trên một chip đơn tăng
gấp đôi cứ sau 18 tháng.

7
►Phân loại IC dựa vào số cổng logic hoặc số trasistor trên
một chip đơn:
SSI: Small Scale Intergration
MSI: Medium Scale Intergration
LSI: Large Scale Intergation
VLSI: Very large Scale Intergration
ULSI:Ultra Large Scale Integration
SLI:System Level Integration
SoC: System-on-Chip

8
►Bảng Phân loại cơ bản các hệ thống mạch tích hợp
ULSI:Ultra Large Scale Integration
SLI/SoC:System Level Integration/System-on-Chip

9
►Sự phát triển của công nghệ nền của các chip điện tử

10
►Sự phát triển transistor trên một chip
Chip đầu tiên của Intel 4004 (năm 1971) có 2.300 transistor.
Các máy tính IBM PC đầu tiên:
Loại 8086 (năm 1978): 29.000 transistor.
Loại i486 (năm 1989): 1.200.000 transistor.
Pentium III (năm 1999): 9.500.000 transistor.
Pentium IV (năm 2000): 42.000.000 transistor.
Penryn (công bố ngày 12/11/2007:): 820.000.000 transistor.
Các loại chip và công nghệ sản xuất:
Năm 1993: Pentium 800 nm
1999: Pentium III 250 nm
2002: Pentium IV 130 nm
2003: Centrino 130 nm
2005: Pentium D 90 nm
2006: Core 2 Duo 65 nm
2007: Core 2 Duo thế hệ sau 45 nm (còn gọi là Penryn)

11
►Thành tựu vượt bậc về công nghệ bán dẫn
Khi hàng trăm triệu, hay thậm chí hàng tỷ bán dẫn nhỏ hơn và nhanh hơn
được nhét vào một miếng silic có kích thước mỏng, thì lượng năng lượng tiêu
thụ và nhiệt lượng sinh ra trong lõi bộ xử lý sẽ trở thành một thách thức kỹ
thuật đáng kể.
Việc sử dụng các phương pháp thiết kế bán dẫn hiện nay sẽ làm cho các chip
trở nên quá nóng đối với các máy tính để bàn và các máy chủ. Những hạn
chế này thậm chí có thể cản trở các thiết kế chip mới ứng dụng vào các máy
tính nhỏ hơn như PC di động hay các thiết bị cầm tay.
Cấu trúc mới được gọi là bán dẫn TeraHertz bởi chung có thể chuyển trạng
thái đóng mở trên một nghìn tỷ lần trong một giây.Nếu so sánh, một người
phải mất 15.000 năm để tắt và bật công tắc một nghìn tỷ lần.

12

13

14

15
Đại học Manchester (Anh) đã đạt được một bước đột phá
trong việc sử dụng chất graphene để chế tạo màng bán dẫn
có độ dày chỉ bằng 1/10 triệu mm. Thành tựu này có thể dẫn
tới việc chế tạo ra các bộ vi xử lý nhanh hơn và có thể thay
thế silicon.
Graphene, một màng nguyên tử carbon giống như mạng nhện,
được phát hiện nhiều năm trước đây, nhưng các cuộc thí
nghiệm khi đó cho thấy graphene khó có thể giữ ổn định ở kích
cỡ nhỏ. Theo Chuyên san Nature, các nhà khoa học Anh cho
rằng công nghệ nói trên mới chỉ ở giai đoạn đầu và dự đoán
công nghệ trên sẽ được sử dụng rộng rãi sau năm 2025.

16
►Sự phát triển của công nghệ giảm công suất tỏa nhiệt trên
chip vi xử lý của hãng Intel

► 1.2 Chu trình thiết kế VLSI
1.2.1 Chu trình thiết kế cơ bản
1.2.2 Xu thế mới thiết kế VLSI
17

1.2.1 Chu trình thiết kế VLSI cơ bản
18
►1. Xác định chỉ tiêu kỹ thuật của hệ thống- System
Specification
►2. Thiết kế kiến trúc của hệ thống-Architectural Design
►3. Thiết kế chức năng hoặc hoạt động của hệ thống-
Behavioral or Functional Design
►4. Thiết kế logic- Logic Design
►5. Thiết kế mạch hệ thống- Circuit Design
►6. Thiết kế vật lý- Physical Design
►7. Sản xuất chip- Fabrication
►8. Đóng gói,kiểm tra - Packaging, testing and debugging

19
► Lược đồ đơn giản của chu trình thiết kế VLSI

20
►Thiết kế: xuất phát từ yêu cầu thiết kế, kỹ sư thiết kế sẽ
bằng những kiến thức của mình tiến hành tính toán và thiết kế
mạch điện. Sau đó dùng những phần mềm thiết kế để mô
phỏng kiểm tra lại thiết kế của mình. Vai trò của phần mền
thiết kế có mục đích chính như sau:
+ Tiết kiệm thời gian và tiền bạc (nếu thiết kế sai thì khi ra IC
đương nhiên là sai và số tiền mất đi sẽ rất lớn)
+ Giúp làm các phép tính cụ thể và chi tiết (máy tính sẽ mô
phỏng ra thông số kỹ thuật của IC từ mạch điện của minh)

21
►Function design
Trào lưu hiện nay là dùng ngôn ngữ thiết kế phần cứng
(Verilog-HDL, VHDL, System-C...) để hiện thực hóa các chức
năng logic. Người ta gọi mức thiết kế này là thiết kế mức RTL
(Register Transfer Level). Thiết kế mức RTL nghĩa là không
cần quan tâm đến cấu tạo chi tiết của mạch điện mà chỉ chú
trọng vào chức năng của mạch dựa trên kết quả tính toán
cũng như sự luân chuyển dữ liệu giữa các register (flip-flop).

22
►Synthesis - Place - Route
Đây là bước chuyển những RTLs đã thiết kế ở phần 2 xuống
mức thiết kế thấp hơn. Các chức năng mức trừu tượng cao
(RTL) sẽ được hoán (synthesize) đổi thành các quan hệ logic
(NOT, NAND, NOR, MUX,...). Các tool chuyên dụng sẽ thực
hiện nhiệm vụ này, ví dụ như Design Compiler của hãng
Synopsys, Synplify của hãng Synplicity, XST của hãng
Xilinx....
Kết quả của bước Synthesis này là các "net-list" cấu trúc theo
một tiêu chuẩn nào đó, thường là EDIF (Electronic Design
Interchange Format).
Net-list đánh dấu sự hoàn thành thiết kế SoC ở mức độ
"thượng lưu".

23
►Layout: Từ mạch điện thiết kế người kỹ sư sẽ vẽ ra cấu trúc
vật lý của mạch điện. Đây là một bước rất quan trọng, người
kỹ sư cần biết họ sẽ sản xuất các phần tử trong mạch điện
VLSI như thế nào để có thể làm tốt công đoạn này (tham khảo
tài liệu về công nghệ chế tạo vi điện tử như quang khắc,
khuyếch tán . . .).
công cụ CAD để chuyển net-list sang kiểu data cho layout.
Netlist sẽ trở thành bản vẽ cách bố trí các transistor,
capacitor, resistor,... Ở đây phải tuân thủ nghiêm ngặt một thứ
gọi là Design Rule. Ví dụ chip dùng công nghệ 65nm thì phải
dùng các kích thước là bội số của 65nm...

24
► Làm mask: Từ bản vẽ layout, với sự trợ giúp của máy móc
sẽ làm ra một bộ mask. Bộ mask có thể hiểu là "mặt nạ" có
thể hiểu giống như âm bản các lớp khi ta chế tạo mạch in
nhiều lớp.
Có thể xem mask là cái khuôn để đúc vi mạch lên tấm silicon.
Công nghệ sản xuất mask hiện đại chủ yếu dùng tia điện tử
(EB - Electron Beam). Các điện tử với năng lượng lớn (vài
chục keV) sẽ được vuốt thành chùm và được chiếu vào lớp
film Crom đổ trên bề mặt tấm thủy tinh. Phần Cr không bị che
bởi mask (artwork) sẽ bị phá hủy, kết quả là phần Cr không bị
chùm electron chiếu vào sẽ trở thành mask thực sự. Một chip
cần khoảng 20 tới 30 masks. Giá thành các tấm mask này
cực đắt, cỡ vài triệu USD.

25
►Chế tạo: Từ bộ "mặt nạ" máy móc sẽ bắt đầu chế tạo IC lên
trên một phiến silicon gọi là "wafer". Vấn đề bây giờ sẽ thuộc
về công nghệ chế tạo, có thể tự đầu tư một dây chuyền công
nghệ nếu tiềm lực kinh tế cho phép hoặc có thể đem bộ mask
của mình thuê một công ty khác làm giống như các bạn sinh
viên đi thuê làm mạch in.

26
► Wafer
Đây là bước tinh chế cát (SiO2) thành
Silic nguyên chất (99.999999999%).
Silic nguyên chất sẽ được pha thêm
tạp chất là các nguyên tố nhóm 3 hoặc
nhóm 5. Ví dụ pha B sẽ được wafer
loại p, pha P sẽ ra wafer loại n. Silicon
sẽ được cắt thành các tấm tròn đường
kính 200mm hoặc 300mm với bề dày
cỡ 750um. Có các công ty chuyên sản
xuất silicon wafer. Chẳng hạn
Shin'Etsu là công ty cung cấp khoảng
40% silicon wafer cho thị trường bán
dẫn Nhật Bản. Giá một tấm wafer
200mm khoảng 20 USD.

27
►Các quá trình xử lý Wafer
oxidation
optical
mask
process
step
photoresist coating
photoresist
removal (ashing)
spin, rinse, dry
acid etch
photoresist
stepper exposure
development
Typical operations in a single
photolithographic cycle (from [Fullman]).

28
► Test wafer: Chế tạo xong thông thường sẽ tiến hành test IC
ngay trên wafer, đưa những đầu kim (probe) vào để kiểm tra
đo đạc các thông số của IC có giống với thiết kế hay không
►Đóng gói: Công đoạn tiếp theo là cắt gọt wafer để có thể
đóng gói

1.2.2 Xu hướng mới thiết kế VLSI
29
► 1. Thời gian trễ kết nối tăng
Giải pháp cho vấn đề trễ kết nối và toàn vẹn tín hiệu là chèn
các bộ lặp (repeater)
► 2. Diện tích kết nối tăng
Xu thế giữa độ phức tạp thiết kế và các lớp kim loại
► 3. Số lượng lớp kim loại tăng
Tăng cao yêu cầu kết nối, vi xử lý 4 - 5 lớp
► 4. Tăng các yêu cầu hoạch định trước: gồm có hoạch định
khối và hoạch định tín hiệu
► 5. Tổng hợp - Synthesis

Bài giảng Thiết kế hệ thống VLSI 30
► 5. Tổng hợp – Synthesis
► ► Tổng hợp logic:
Mô tả HDL
(ngôn ngữ
mô tả phần
cứng)
Sơ đồ mạch Layout
► ► Tổng hợp mức cao:
Mô tả chức
năng/vi kiến
trúc
Layout/
Mô tả RTL (mức truyền
đạt thanhghi)

► Chu trình thiết kế
VLSI gần với thực tế

►Ví dụ về VLSI
►CPU và phần mềm
trong một hệ thống
VLSI

►Phần cứng và phần mềm
tương tác lẫn nhau
►Thiết kế Phần cứng

z
box1 box2 x
►Thiết kế logic có cấp bậc
34
1.3 Các khái niệm chung

• Net list:
net1: top.in1 in1.in
net2: i1.out xxx.B
topin1: top.n1 xxx.xin1
topin2: top.n2 xxx.xin2
botin1: top.n3 xxx.xin3
net3: xxx.out i2.in
outnet: i2.out top.out
• Component list:
top: in1=net1
n1=topin1 n2=topin2
n3=topine out=outnet
i1: in=net1 out=net2
xxx: xin1=topin1
xin2=topin2
xin3=botin1 B=net2
out=net3
i2: in=net3 out=outnet
►Net list và Component list
35

top
i1 xxx i2
►Sơ đồ cấp bậc thiết kế
36

►Layout
37

►Layout: Thiết kế layout được định nghĩa là một quá trình
tạo ra một sự trình bày vậy lý chính xác của một kỹ thuật
vẽ mà tuân theo những quy luật áp đặt bởi quy trình chế
tạo, lưu đồ thiết kế, và những nhu cầu thực hiện được chỉ
ra khả thi bởi sự mô phỏng.
Một quy trình: Trước hết thiết kế layout là một quy trình
với nhiều bước mà cần phải được đi theo một thứ tự logic
để cho những kết quả tối ưu.
Sự chính xác: Mặc dù thiết kế layout là một quy trình sáng
tạo, nhưng chúng ta không được quên rằng ưu cầu đầu
tiên của một layout hoàn chỉnh là phải chính xác bởikỹ
thuật vẽ, kết qủa cuối cùng phải tương đương giữa layout
và schematic.
38

►Layout:
Trình bày vật lý: IC CMOS được làm sử dụng một quy
trình cực kỹ phức tạp, mà trong kết quả cuối cùng trong
những transistors rất nhỏ và những dây nhỏ được xây
dựng và kết nối trên một nền silicol. Thiết kế layout là
nghệ thuật vẽ những transistos và những dây bởi vì
chúng nhìn giống trong silicol. Như vậy layout có thể
được coi như một sự trình bày vật lý của mạch.
39

►Layout:
► Tuân theo những quy luật áp đặt bởi quy trình chế tạo:
những quy luật này bao gồm những luật thiết kế layout
như là chiều rộng nhỏ nhất của một đường kim loại có thể
là bao nhiêu, khoảng cách giữa chúng là bao nhiêu…, mà
còn nhiều tính toán có thể sản xuất hoặc những nguyên
tắc chỉ đạo tin cậy khác mà sẽ cải thiện toàn bộ layout.
► Tuân theo những quy luật áp đặt bởi lược đồ thiết kế:
những quy luật này bao gồm những nguyên tắc chỉ đạo
đã được thiết lập để cho phép tất cả những công cụ mà
sẽ được sử dụng trong lược đồ thiết kế để có khả năng
sử dụng hiệu quả để hoàn thành layout.
40

►Layout:
► Tuân theo những quy luật áp đặt bởi những nhu cầu thực
hiện được chỉ ra khả thi bởi sự mô phỏng: Mộtkỹ sư hoàn
thành một thiết kế mạch mà khôngï hiểu biết chi tiết làm sao
mạch sẽ được thực hiện trong layout được ưu cầu để làm
một số giả định. Ví dụ như mộtkỹ sư thiết kế sẽ không biết
chính xác vùng của khối mà không thực hiện mạch trong
layout và vì vậy cần đánh giákỹ năng dựa trên tài liệu có
được.
► Tóm lại thiết kế layout chứa đụng nhiều vùng khác
nhau; nó đòi hỏi nhiều kỹ năng; và có nhiều sự kết hợp
và những quyết định để làm mà ảnh hưởng đến sự bổ
sung cuối cùng. Những thiết kế layout lớn đòi hỏi một
sự hiểu biết đúng đắn tất cả những vấn đề này.
41

►Những thành phần cơ bản trong thiết kế Layout:
►Lớp và kết nối.
Phân tích các công đoạn làm CMOS, chúng ta sẽ tìm thấy
bốn lớp cơ bản là:
► Dây dẫn: lớp này là lớp dẫn điện chuyển các tín hiệu đi
trong mạch IC. Vùng khuếch tán, lớp kim loại, lớp polisilicol,
và cả những lớp giếng thì thuộc vào lớp này.
► Lớp cách ly: lớp này là những lớp cô lập các lớp dẫn điện
theo chiều ngang và chiều thẳng đứng. Sự cách ly này đòi
hỏi cả hai chiều để ngăn ngừa hiện tượng đoản mạch giữa
những nút điện riêng biệt.
42

►Lớp và kết nối (tt)
► Những tiếp xúc hay những “via”: lớp này được dùng để
xuyên ngang lớp cách ly nối lớp dẫn trên với lớp dẫn dưới,
và được gọi là các lỗ nối kim loại hay là những tiếp xúc.
Đường xuyên qua lớp thụ động để nối các lớp dẫn điện là ví
dụ điển hình của lớp này.
► Lớp cấy: lớp này không được định rõ ràng như một lớp
mới hoặc một tiếp xúc nhưng được làm theo yêu cầu hoặc
thay đổi hữu hiệu các đường dẫn điện hiện hữu. Ví dụ vùng
tác động của transistor nMOS và pMOS được khuếch tán
vào nền. Một mặt nạ P+ được sử dụng để tạo vùng P+ ghim
sâu vào trong vùng silic nội để tạo vùng silic P+.
43

Ngoài ra ta có thể kết hợp bốn loại lớp trên để tạo ra
transistor, điện trở, tụ điện, và lớp kết nối. Trong mọi trường
hợp số lớp vẽ bởi người thiết kế đã được giảm tới số tối
thiểu phụ thuộc trong quá trình làm mặt nạ. Việc tối thiểu lớp
vẽ giảm được lỗi của người thiết kế nhờ vào sự quản lý lớp
và các yêu cầu tính toán của phần mềm CAD.
Lớp mặt nạ hay dạng lớp mặt nạ được chuyển qua dạng mặt
nạ quang học đôi khi sẽ khác với lớp vẽ.
Mỗi hình dạng đưa vào cũng được xem như là một đa giác
hoặc những đường dẫn.
44

Đa giác:
Như tên đã đặt, một đa giác là một hình N góc, xét về
phương diện hình học thì nó có N+1 đỉnh theo sự định dạng
của máy tính.
Sử dụng điển hình cho những đa giác là những chổ mà
người thiết kế phải bao trùm những vùng nhất thiết không
đúng là hình chữ nhật, ví dụ tế bào định ranh giới transistor,
giếng N, các tiếp xúc, vùng khuếch tán, và cổng dùng
transistor.
45

Đường dẫn
Như đã đưa ra cái tên một đường dẫn là một hình dạng được nghĩa bởi
một điểm bắt đầu và một điểm kết thúc, các cạnh trung gian và một trị số
định chiều rộng. Đường dẫn được sử dụng chủ yếu cho việc nối các linh
kiện và chuyền các tín hiệu từ “ điểm tới điểm ” bởi vì một đường dẫn có
một chiều dài cố định. Một đường dẫn thì dể thao tác và sử dụng ít tài
nguyên máy tính hơn một đa giác. Các đường dẫn cũng có thể đi theo
góc 90 độ hoặc 45 độ hoặc theo các kiểu góc khác.
Những đường dẫn có thể được thiết kế nhờ
được đặt đúng tâm, bên trái hoặc bên phải
một cách hợp lý. Tính chất này có nghĩa rằng
hình dạng của đường dẫn có thể là trung tâm,
hoặc bên trái, hoặc phải của đỉnh.
46

Chất dẫn và tiếp xúc
Trên quan điểm thiết kế layout, chất dẫn và sự tiếp xúc thì dể
hiểu. Chúng ta xem xét sự hình thành của những tiếp xúc từ
quan điểm của những người thiết kế layout, chúng ta có thể
hiểu cách sử dụng chúng và những giới hạn của chúng.
47

►Stick diagram
48

►Sơ đồ mạch transistor
49

Đặc điểm kỹ thuật
Mô tả hành vi
Truyền đạt Thanh ghi
Logic
Sơ đồ mạch
layout
Ngôn ngữ
Chương trình
thực thi
Máy tuần tự
Cổng logic
Transistors
Sản phẩm
Chức năng
►Sơ đồ thiết kế
50

►Các công ty
Hiện tại cũng đã có nhiều công ty nước ngoài đầu tư vào Việt Nam trong lĩnh
vực thiết kế vi mạch như :
- Công ty Renesas (Nhật), đứng hàng thứ 7 trên thế giới (2005) đã mở Renesas
Việt Nam, thực hiện một phần công việc thiết kế vi mạch cho hãng chính tại
Nhật.
- Công ty SDS (Mỹ), thực hiện thiết kế và bán lõi IP về bộ nhớ (Ram, Rom).
- Công ty Viet Vmicro (Mỹ) xin đầu tư vào khu công nghệ cao TP.HCM và xây
dựng nhà máy sản xuất chip đầu tiên tại Việt Nam. Sản phẩm chính của họ sẽ là
các analog IC dùng trong thiết bị cầm tay.
- Công ty Signet (Mỹ) chuyên làm một phần thiết kế vi mạch, đó là timing và
layout.
- Đặc biệt, Tập đoàn Intel – tập đoàn lớn nhất thế giới về sản xuất vi mạch đã
đầu tư vào khu công nghệ cao TP.HCM với hơn 1 tỷ USD để thành lập nhà máy
thực hiện các khâu testing và đóng gói vi mạch.
- Và nhiều công ty khác nữa VSMC, ATVN…
51

►Các công ty
- Công ty Altera, đứng hàng thứ 2 trên thế giới về FPGA, đã
thành lập trung tâm Nghiên cứu và Phát triển tại khu chế
xuất Tân Thuận.
- Công ty AMCC, đang xúc tiến việc thành lập trung tâm
Nghiên cứu và Phát triển cũng tại khu chế xuất Tân Thuận…
52

chuong1_gioi thieu ve .he thong VLSI.ppt

Recommended

Recommended

More Related Content

Similar to chuong1_gioi thieu ve .he thong VLSI.ppt

Similar to chuong1_gioi thieu ve .he thong VLSI.ppt (20)

chuong1_gioi thieu ve .he thong VLSI.ppt