More Related Content
Viewers also liked
Viewers also liked (13)
More from Natsutani Minoru
More from Natsutani Minoru (20)
Kdms勉強会(ac)
- 4. 絶対最大定格 絶対最大定格（ absolute maximum rating ) 一瞬でも超えてはいけない規定 超えたらデバイスは死ぬ値 HM6216514I シリーズデータシートより 人によっては、「絶対定格」だったり「最大定格」だったりします。
- 5. 絶対最大定格 多電源ボードの電源投入時の問題 HM6216514I シリーズデータシートより デバイスにかけている電圧によって、絶対最大定格が変わる。 SoC v 1.8V I/O (2.5V tolerant) SRAM 2.5V I/O 2.5V 1.8V NG t トレラントは耐性の意味。5Vトレラントなら、IO電源が5V でなくても直結可能。（ただし、データシートの値は必ず 確認すること。） 先に1.8V→2.5Vの順に電源が立ち上がる場合、 1.8Vの電圧がSRAMのI/Oピンにかかると、デバイスが 壊れる。多電源のボード設計には最新の注意を払う。 必ず、実機での電源立ち上がりを確認すること 未使用（接続先の無い）の入力ピンは、基板上でプルア ップするかGNDへ直結させ電圧を一定にすること。プ ルアップの場合、上の電源立ち上げ順序に注意。
- 12. 同期回路のAC特性 チェックポイント 同期回路の波形 ①CLK自体の品質 - duty比、反射、なまり ②setup, hold CLK CS setup hold setup time: CLKが立ち上がる前に安定していないといけな い期間。0の時もある。 hold time: CLKの立ち上がり後、安定していないといけな い時間。 CLKは周波数が高いため、ノイズ 源になりやすい。CLK自体が反 射により波形が乱れるとご動作 の元となる。 CLKの出力には0Ωで良いのでダンピン グ抵抗を常に入れておく。反射が激しいと きはダンピング抵抗で調整する。 CLKは基本引き回さないが、どうしても 引き回す場合はターミネーション等の抵抗 を入れておく。 信号の反射やクロックトポロジーにつ いての説明は、今回はパス。次回以降。
- 13. AC特性測定時の心得 何の特性を測るのかを明確に SoC/ FPGA SRAM ・SoC/FPGAの回路の動作確認の場合 - SoC/FPGAの出力している信号が仕様を満たしているか？ - SRAMが出力している信号をSoC/FPGAが正しく受け取れるか。 - 仕様を満たしている話とマージンの話 - 回路の設定値が変更可能な時、どの設定で確認するのか。 これを押さえないとひたすらSRAMの動作確認をする羽目になる。