SlideShare a Scribd company logo
第五章

記憶體模組

        1
簡報綱要

5.1   引言
5.2   SRAM靜態記憶單元
5.3   DRAM動態記憶單元
5.4   位元組 字組 區塊
5.5   數端            5.9   錯誤發生
5.6   記憶體晶片         5.10 漢明碼
5.7   記憶體模組         5.11 校正錯誤
5.8   DDR-SDRAM技術   5.12 結語      2
核心重點

    現代記憶體的基本單位--
•
    位元,以此為基底,繼續
    往上堆積出更大的記憶單
    位-- 位元組、字組、區
    塊。
    目前主流的電腦記憶體使用DDR SRAM技術。
    目前主流的電腦記憶體使用DDR SRAM技術。
•
    為了防止記憶體錯誤,一般會使用錯誤校正碼(比如:漢明
•
    碼),來進行錯誤偵測與校正。
    碼),來進行錯誤偵測與校正
                             3
從遠古以來,人類就知道記憶體的重要性,也一直追
求最合適的記憶媒介,結繩記事、甲骨文字、紙張、
算盤、齒輪…等,都提示記憶體與當代工藝技術有密
切的關聯。
ENIAC使用真空管,來建構知名的累積器。然而,真空
管元件並不適合當作記憶體元件,在這種渴求記憶體
技術的時空背景下,許多科學家陸續研發不同的媒
介,像是水銀延遲線、靜電管、旋轉磁鼓等過渡技
術,並且應用到市場上,然而反應不如預期。
                             4
1950年代初期,麻省理工學院的佛斯特發明磁蕊,讓記
憶體技術有重要的突破。
磁蕊速度快、價格便宜、可靠度佳、密度也高,這些優
勢使得磁蕊技術成為當時的風雲元件,縱橫往後20年,
一直主宰著記憶體市場。
只是磁蕊仍然存在笨重、體積大、施工困難等工藝限制
問題。


                             5
5.2


      6
SRAM
1965年,快捷公司的史密特(Schmidt)使用MOSFET電晶
體做成實驗性的隨機存取記憶體RAM。
TI(德州儀器公司)也做過一個實驗性的SRAM(靜態隨
機存取記憶體),能夠栓鎖資料,這也正是SRAM技術的
源頭。




                                7
記憶力
                          high   on    off   low

先從C1處加入high訊號                          on
                                 off
→T2 ON、T4 Off
這也表示C2接地(low訊號)
→T3 ON、T1 Off

現在,即使撤走原先在C1處的high訊號,也不會有任何的影響,
現在,即使撤走原先在C1處的high訊號,也不會有任何的影響,
而且C1的邏輯狀態,總是能夠一直保持著記憶力。
而且C1的邏輯狀態,總是能夠一直保持著記憶力。

                  圖 5-1   一位元的SRAM電路
                                                   8
讀寫能力
                     on                  on
• 栓鎖狀態:位址線low
 → T5 Off、T6 Off
• 讀寫狀態:位址線high
 → T5 ON、T6 ON
                                  high
 其中
 寫入狀態:位址線high,然後將設定值送到位元線B。
 寫入狀態:位址線high,然後將設定值送到位元線B。
 讀取狀態:位址線high,然後偵測位元線B的訊號。
 讀取狀態:位址線high,然後偵測位元線B的訊號。
                   圖 5-1   一位元的SRAM電路
                                          9
高速的SRAM
每個記憶體單元包含六個電晶體,位元訊號會在互相迴
授的電晶體之間來回動作,不會改變,這種資料栓鎖能
力正是SRAM技術的源頭。
SRAM技術可以直接放在ALU核心晶片內部,具有不錯的存
取速度,存取過程不會出現延遲與時間落差。
然而,SRAM技術的成本較高。


                           10
5.3


      11
DRAM
1967年,半導體記憶體的設計與開發有相當重要的一
步,IBM的丹尼德只用一個電晶體和一個電容器,就可以
儲存一個位元資料,這種技術稱為DRAM(Dynamic RAM,
動態隨機存取記憶體)。
1969年,Intel開發出第一個商業DRAM記憶體晶片,整個
大小約單一磁蕊,卻有1024位元,顯見這種製程在微縮
體積上的功力與潛質。

                               12
電容技術

                     DRAM利用電容儲存電荷的技
                     DRAM利用電容儲存電荷的技
                     術,來代表數位值。(充放
                     電特性)

當電容內部充滿電荷時,視為”1”訊號;反之電容內部沒有電
當電容內部充滿電荷時,視為”1”訊號;反之電容內部沒有電
荷時,則視為”0”訊號。
荷時,則視為”0”訊號。

圖 5-2   一位元的DRAM電路               13
high

                           讀寫能力

                       • 栓鎖狀態:位址線low
          ON
                        → 電晶體 Off
                       • 讀寫狀態:位址線high
                        → 電晶體 ON

寫入狀態:位址線high,然後將設定值送到位元線B。
寫入狀態:位址線high,然後將設定值送到位元線B。
讀取狀態:位址線high,然後偵測位元線B的訊號。(破壞性讀取)
讀取狀態:位址線high,然後偵測位元線B的訊號。(破壞性讀取)
  圖 5-2   一位元的DRAM電路                14
問題在於:電容的記憶特性並不理想。
先天的本質就容易洩漏電荷,這表示:內部
所儲存的電荷可能在短間內,統統洩漏光
光,當然資料位元也會跟著消失。
這種會洩漏電荷的特性,正是為什麼稱為”動
態”的原因。



                       15
更新電路

每隔一段時間「重新讀取位元」「再寫入位元」,不斷地
進行電容的充放電,以便維持電容的記憶。
然而,電容充放電時間需要一些時間,這會直接影響DRAM
的速度,這個問題是重要的,只是在當時記憶體比黃金還
貴的情況下,任何能夠降低記憶體成本的技術,都受到相
當的歡迎。


                         16
5.4


      17
記憶單位

                         • 1位元(1bit):簡寫為1b,
                           1位元(1bit):簡寫為1b,
                         1個DRAM或SRAM記憶單元。
                                    記憶單元
                         1個DRAM或SRAM記憶單元。
                         • 1位元組(1byte):簡寫為
                           1位元組(1byte):簡寫為
                         1B,1位元組內含8位元排列。
                         1B,1位元組內含8位元排列。
字組(Word):定義電腦的位元寬度,在N位元的電腦,字組
字組(Word):定義電腦的位元寬度,在N位元的電腦,字組
就是N位元。
就是N位元。
區塊(block):多個字組的集合。
區塊(block):多個字組的集合。
圖 5-3 不同排列方式的記憶體(96位元)                  18
習慣成自然!

習慣上,我們把「1位元組=8位元」當成常識,然而早
期技術來看,一個位元組並非如此,比如:CDC公司的
一個位元組是6位元,BB&N公司則是10位元,一直到
1964年IBM/S360後,才逐漸形成基本共識。
目前來看,如果沒有特別說明,一位元組就代表8位
元。

                             19
以32位元的電腦為例,為什麼字組傳輸會比位元組傳
輸有效率?
Sol> 字組大小剛好是電腦匯流排的寬度,對於32位元
的電腦而言,字組是32位元,而且資料匯流排剛好也
是32條線,每一條線一個位元,一次傳送32位元是最
有效率的傳送法;如果32條線只傳送8位元,電路變得
複雜而且不好設計,當然效能也比較不好。


                              20
5.5


      21
位元組
                          187   186   185   184
    位元組數端            位址
                    大端
                          78    56    34    12
                    數值
試以小端和大端分別表示
0x12345678的位元組排列順
0x12345678的位元組排列順   小端
                          12    34    56    78
序為何?(假設從記憶體184
序為何?(假設從記憶體184      數值
位元組位址,開始放起)
位元組位址,開始放起)
大端數值排列:把最高有效位元組放在最低位元組位址;
小端數值排列:把最高有效位元組放在最高位元組位址。

                                            22
位元   Bit   Bit   Bit   Bit   Bit   Bit   Bit   Bit
                 位址
    位元數端               7     6     5     4     3     2     1     0


                 大端
                      0     1     0     0     0     1     0      1
                 數值

試以小端和大端,分別表示
                 小端
0xA2的位元排列順序為何?
0xA2的位元排列順序為何?        1     0     1     0     0     0     1      0
                 數值



大端數值排列:把最高有效位元放在最低位元位址;
小端數值排列:把最高有效位元放在最高位元位址。

                                                                23
大端電腦和小端電腦
某些電腦,比如:Intel x86、Pentium、VAX、
Alpha、…等,採用小端排列;
另外,比如:IBM S/370、IBM S/390、Motorola
680x0、和大部分的RISC系統,採用大端排列;
甚至有些電腦,比如:PowerPC,可以自由選擇大端或
小端。


                                     24
到底,大端和小端孰優孰劣?
兩者之間一直有所爭論,也沒有得到共識。
不過值得一提的是:TCP/IP網路協定也是採用大端
排列,這對大端的機器而言,無須轉換數端,但是
對一直採用小端的Intel x86來看,則必須多經過一
層轉換,效率多少會受到一些影響!



                              25
5.6


      26
記憶體晶片




上圖使用D型正反器(SRAM技術)所封裝的晶片,圖a是2位
上圖使用D型正反器(SRAM技術)所封裝的晶片,圖a是2位
元的記憶體晶片,總共需要14根接腳;圖b有8位元,需要20
元的記憶體晶片,總共需要14根接腳;圖b有8位元,需要20
根接腳。
                              27
一旦我們擴增記憶位元數量,
   帶來的困擾
就是晶片接腳數的增加。




                28
解決的方法,
把記憶單元交叉排列成矩陣形狀,
   來簡化接腳數量。




                  29
30
試求此晶片的容量大小?
解答>
此為一般的SRAM晶片,
位址線從A0~A18,共有19條位址線
可以決定
219=29*210=512K位址。
而資料輸出線D0~D7,
表示每個位址可以輸出8位元。
所以總容量是
512K*8位元=4M位元。
                      31
試求此晶片的容量大小?
解答>
此為一般的DRAM晶片,
位址線從A0~A10,共有11條位址線,
使用RAS和CAS可以交叉地輸入位址,
即22條位址線,可以決定
222=22*220=4M位址。
而資料輸出線D,
表示每個位址可以輸出1位元。
所以總容量是
4M*1位元=4M位元。
                       32
5.7


      33
記憶體模組

                 將多個記憶體晶片焊在一
                 片PCB(印刷電路板)上,
                 片PCB(印刷電路板)上,
                 整合成記憶體模組。
                 整合成記憶體模組


把八顆256K×1位元的記憶體晶片(稱為位元晶片),平行地排
把八顆256K×1位元的記憶體晶片(稱為位元晶片),平行地排
列在PCB上,組合成256×8 位元的記憶體模組。
列在PCB上,組合成256×8

                             34
模組封裝

                  目前市場上的記憶模組之
                  封裝技術,持續提供更高
                  的頻寬和更大的密度,並
                  且快速地革新。

常見的規格如下:單排接腳的SIMM、雙排接腳的DIMM、RIMM
常見的規格如下:單排接腳的SIMM、雙排接腳的DIMM、RIMM
外掛記憶模組、小型雙面記憶模組SODIMM等…。
外掛記憶模組、小型雙面記憶模組SODIMM等…。

                                   35
5.8


      36
DRAM 讀寫的例行程序動作:
                     慢速的DRAM
 • 啟動電容的充放電線路
 • 更新程序
                   DRAM效能很慢,無法跟上
                   DRAM效能很慢,無法跟上
 • 感測資料            處理器的速度,因此處理
                   器往往被迫無奈地等待。
 • 將資料送至輸出緩衝區

傳統的DRAM架構,處理器提供記憶體位址及控制訊號,指揮
傳統的DRAM架構,處理器提供記憶體位址及控制訊號,指揮
DRAM進行讀寫動作,然而DRAM內部有一些例行程序動作,必須
DRAM進行讀寫動作,然而DRAM內部有一些例行程序動作,必須
等待這些動作完成後,才能完成讀寫程序。
                               37
目前
改善DRAM慢速的主流技術為
  SDRAM記憶體模組




                 38
SDRAM(同步型DRAM)

                SDRAM將多個DRAM記憶庫平行
                SDRAM將多個DRAM記憶庫平行
                地集合一起,自己設法執行內
                部的動作時序,完成後,再與
                處理器進行讀寫時序。

這種平行記憶庫架構讓處理器與SDRAM模組各自獨立工作,即
這種平行記憶庫架構讓處理器與SDRAM模組各自獨立工作,即
使這段延遲時間內,處理器仍然可以執行其它工作,不必癡
癡地等待記憶體,浪費時間。
                              39
同步猝發

                   利用四個平行記憶庫,設法控
                   制位址緩衝器,讓這四個資料
                   庫平行地進行讀寫動作,隨後
                   連續輸出四個位元組。
                       四個位元組
                   連續輸出四個位元組。

第一筆資料會延遲2個時脈(CAS Latency=2),隨後而來的資料
第一筆資料會延遲2個時脈(CAS Latency=2),隨後而來的資料
則對準外部匯流排的時脈,整個四筆資料一個接一個,同步地饋
入到匯流排。
                                40
同步

SDRAM同步於匯流排時脈!
比如:PC100就是可以對準100MHz的外部匯流排,時
脈週期約為10ns;PC133時脈(133MHz)週期約為有
7.5ns;同理,PC200時脈(200MHz)週期約為有
5ns。




                                 41
DDR SDRAM

                      DDR-SDRAM(雙倍資料速率
                      DDR-SDRAM(雙倍資料速率
                      SDRAM),是一種加強版的
                      SDRAM),是一種加強版的
                      SDRAM。
                      SDRAM。


DDR利用正負緣的觸發信號,在單一週期傳送兩次資料(double-
DDR利用正負緣的觸發信號,在單一週期傳送兩次資料(double-
fetch-per-cycle)給處理器,突破SDRAM只能存取一次的限制。
fetch-per-cycle)給處理器,突破SDRAM只能存取一次的限制。


                                      42
有一個64位元DDR400記憶體,試問其外部匯流排
的時脈週期為多少?總傳輸量(throughput)為多少?
解答>DDR400等效時脈雖然等於早期400MHz的SDRAM,但
真實時脈其實是使用200MHz的猝發模式,只是每個週期
會傳送2個資料位元,而非1個資料位元。換言之,與其
同步的外部匯流排時脈頻率也是200MHz,時脈週期為
                 1
                     = 5ns
              200MHz
總傳輸量為
      400M*64bit/s=400M*8B/s=3.2GB/s
                                       43
DDR2
DDR2 SDRAM 仍將承接市場的主流地位!
           仍將承接市場的主流地位
從架構的角度來看,DDR2與DDR記憶體同樣採用單一
週期傳送兩次資料(double-fetch-per-cycle)的
方式,只是DDR2的工作電壓降到只有1.8V,良好的
電氣性能與封裝技術,更讓DDR2具備速度的優勢與
訊號的穩定性,可惜的是,DDR2和DDR依然無法相
容。

                                    44
5.9


      45
半導體記憶體會發生的錯誤分成兩種:

 一、硬體故障(hard failures)
 二、軟體錯誤 (soft errors)




                         46
一、硬體故障(hard failures)
永久存在的物理缺陷,可能受到工作環境不良、製程缺
失、以及材料老化等因素的影響;
硬體故障可以藉由品質管控,來減少錯誤的發生。
硬體故障可以藉由品質管控,來減少錯誤的發生




                         47
二、軟體錯誤(soft errors)
非永久破壞性的隨機事件,可能受到電力問題、雜訊干
擾、或α微粒子的影響(輻射衰減所形成的輻射核酸),
瞬間改變記憶單元的內容。
軟體錯誤實在防不勝防,比如:電力雜訊可能影響資料的
正確性;或者,記憶體模組的平行電線彼此產生的串音干
擾。可以使用錯誤校正碼,來進行補救。
擾。可以使用錯誤校正碼,來進行補救



                        48
5.10


       49
最簡單的錯誤校正碼是由
貝爾實驗室的理查漢明所設計的
 漢明碼(Hamming code)




                     50
漢明碼排列方式
位元
     1    2    3    4    5    6    7    8    9    10   11   12   13   14    15    16    17    18    19    20     21
位置

 4   C1   C2   D1   C4   D2   D3   D4
位元
 8   C1   C2   D1   C4   D2   D3   D4   C8   D5   D6   D7   D8
位元

16   C1   C2   D1   C4   D2   D3   D4   C8   D5   D6   D7   D8   D9   D10   D11   C16   D12   D13   D14   D15    D16
位元


漢明碼由資料碼和檢查碼組合而成,因此必須付出額外的檢查碼成
本,比如:4位元的原始資料會多出3位元的檢查碼成本;8位元的
本,比如:4位元的原始資料會多出3位元的檢查碼成本;8位元的
原始資料會多出4位元的檢查碼成本;16位元的原始資料會多出5位
原始資料會多出4位元的檢查碼成本;16位元的原始資料會多出5位
元的檢查碼成本。
                                                                                                            51
假設漢明碼採用小端的排列方式,如果有一個4位元原始資料
1101,試求漢明碼排列後的結果為何?
解答>




重心在於:檢查碼的函數f求法!(如下一頁)
                          52
檢查碼的函數求法
(即求P1、P2、P4 = ?)
(即求P1、P2、P4   ?)
刻意使用二進制觀念,來分類位元位置的群組關
係,總共7個位元位置(P1~P7),歸納成3個位元
係,總共7個位元位置(P1~P7),歸納成3個位元
群組,讓這3個群組都能夠形成偶同位元(even
群組,讓這3個群組都能夠形成偶同位元(even
parity,偶數個1)。
parity,偶數個1)。



                            53
位元位置         P1    P2      P3     P4     P5     P6     P7
  (十進制表示法)
    位元位置        P001   P010   P011   P100   P101   P110   P111
  (二進制表示法)

   漢明碼位元         *      *      1      *      1      0      1

  第1個群組(Pxx1)
 (最小位元位置=1)
  第2個群組(Px1x)
 (中間位元位置=1)
  第3個群組(P1xx)
 (最大位元位置=1)

使用此表分類成三個位元群組,因此檢查碼函數求法:
[P1]= [P3]⊕[P5]⊕[P7]=1(這表示第1個群組有4個1)
      [P3]⊕[P5]⊕[P7]=1(這表示第1個群組有4個1)
[P2]= [P3]⊕[P6]⊕[P7]=0(這表示第2個群組有2個1)
      [P3]⊕[P6]⊕[P7]=0(這表示第2個群組有2個1)
                                                           54
[P4]= [P5]⊕[P6]⊕[P7]=0(這表示第3個群組有2個1)
      [P5]⊕[P6]⊕[P7]=0(這表示第3個群組有2個1)
5.11


       55
假設讀取(或傳輸)某一個儲存在記憶體的漢
明碼1010101後,如何得知這個數據是否正確?
明碼1010101後,如何得知這個數據是否正確?
一旦有錯,又該如何校正錯誤呢?




                           56
拆解



重算新檢查碼




         拆解




              57
比較演算法:原檢查碼和新檢查碼不同,就表示資料有錯,
如下:(底下,1:兩者不同、0:兩者相同)
如下:(底下,1:兩者不同、0:兩者相同)
P4比較不同   P2比較不同   P1比較不同     結果
  0        0        0       沒有錯誤
  0        0        1      P1位元發生錯誤
  0        1        0      P2位元發生錯誤
  0        1        1      P3位元發生錯誤
  1        0        0      P4位元發生錯誤
  1        0        1      P5位元發生錯誤
  1        1        0      P6位元發生錯誤
  1        1        1      P7位元發生錯誤
                                      58
接收到一個可能被干擾的漢明碼,如下表所示,位元位
置呈現小端排列,其中P1、P2、P4為檢查碼,而P3、
P5、P6、P7構成資料碼,試求正確的原始資料為何?


 位元位置    P1   P2   P3   P4   P5   P6   P7


 漢明碼位元   0    0    1    1    0    1    1


                                            59
解答:
步驟一:拆解成檢查碼為00*1***,而資料碼為**1*011

                                    拆解
                           資料碼
                          **1*011
       校正器
                        重算檢查碼

                                         漢明碼
原始資          新檢查碼
                           函數f           0011011
              ??*?***
料
        比較
       演算法
                           檢查碼
                          00*1***   拆解

                                            60
解答:
步驟二:重算新檢查碼

                                     拆解
                            資料碼
                           **1*011
      校正器
                        重算新檢查碼

                                          漢明碼
原始資          新檢查碼
                            函數f           0011011
              ??*?***
料
       比較
      演算法
                            檢查碼
                           00*1***   拆解

                                             61
位元位置
                P1     P2     P3     P4     P5     P6     P7
 (十進制表示法)
   位元位置
               P001   P010   P011   P100   P101   P110   P111
 (二進制表示法)

  漢明碼位元         *      *      1      *      0      1      1

 第1個群組(Pxx1)
(最小位元位置=1)
 第2個群組(Px1x)
(中間位元位置=1)
 第3個群組(P1xx)
(最大位元位置=1)


使用此表分類成三個位元群組,因此檢查碼函數求法:
[P1]= [P3]⊕[P5]⊕[P7]=0(這表示第1個群組有2個1)
      [P3]⊕[P5]⊕[P7]=0(這表示第1個群組有2個1)
[P2]= [P3]⊕[P6]⊕[P7]=1(這表示第2個群組有4個1)
      [P3]⊕[P6]⊕[P7]=1(這表示第2個群組有4個1)
                                                          62
[P4]= [P5]⊕[P6]⊕[P7]=0(這表示第3個群組有2個1)
      [P5]⊕[P6]⊕[P7]=0(這表示第3個群組有2個1)
解答:
步驟三:新檢查碼與原檢查碼進行比較

                                    拆解
                           資料碼
                          **1*011
      校正器
                       重算新檢查碼

                                         漢明碼
原始資         新檢查碼
                           函數f           0011011
             01*0***
 料
       比較
      演算法
                           檢查碼
                          00*1***   拆解

                                            63
位元位置   P1   P2   P3   P4   P5   P6   P7


 原檢查碼    0   0    *    1    *    *    *


 新檢查碼    0   1    *    0    *    *    *


 比較結果   相同   不同   *    不同   *    *


(1:兩者不同、0:兩者相同)
                                           64
比較演算法:結果[P4]=1、[P2]=1、[P1]=0
比較演算法:結果[P4]=1、[P2]=1、[P1]=0
代表 P6位元發生錯誤
   P6位元發生錯誤
P4比較不同   P2比較不同   P1比較不同        結果
   0       0        0          沒有錯誤
   0       0        1      P1位元發生錯誤
   0       1        0      P2位元發生錯誤
   0       1        1      P3位元發生錯誤
   1       0        0      P4位元發生錯誤
   1       0        1      P5位元發生錯誤
   1       1        0      P6位元發生錯誤
   1       1        1      P7位元發生錯誤
                                      65
步驟四:校正器將漢明碼修正為0011001,因此檢查碼為
00*1***,而資料碼為**1*001,也就是說原始資料為1001。

                                       拆解
                              資料碼
                             **1*011
        校正器
                          重算新檢查碼

                                            漢明碼
原始資            新檢查碼
                              函數f           0011011
                01*0***
料1001
         比較
        演算法
                              檢查碼
                             00*1***   拆解

                                               66
結   語



        67
我們一直使用DRAM記憶體模組,當作電腦的主記憶體架
構,而SRAM記憶體模組則當作電腦的暫存器和快取記憶
體。
站在基本原理來看,DRAM和SRAM技術一直沒有明顯的改
變,但是隨著摩爾定律的影響,晶片的容量則藉由積體
電路的發展,不斷地成長,從
1Kb、4Kb、16Kb、64Kb、256Kb、1Mb、4Mb、16Mb、
64Mb、256Mb、1Gb
總共歷經十多次的容量進化,每一次進化容量增加四
倍,同時也降低每一位元的成本和存取時間。
                                        68
近年來,「效能設計」的重要性,逐漸跟上「相容設計」
的腳步…
工程師為了避免DRAM拖垮電腦的整體效能,陸續提出某些
增強DRAM架構的存取方法,最知名的就是SDRAM技術。
SDRAM技術並沒有把精神放在電容充放電,以及更新電路
的效能改善,而是使用一種平行的記憶庫技術(還是DRAM
技術),讓處理器與記憶體模組可以各自工作,等待一段
延遲時間後,會使用同步於匯流排的相同速率,猝發多個
連續的位元組資料,傳送到處理器。
                           69
對程式設計師而言…
由於SDRAM具有「連續資料輸出」的特性,因此不管是指
令或是資料的安排與規劃,應該盡量存取「連續的相鄰指
令與資料」。
在程式規劃過程中,好的設計師會盡量避免跳來跳去的規
劃方式,少用Jump、Goto、…等跳躍指令;同樣地,定義
資料區時,最好能夠集中置放連續資料,減少零零散散的
分佈。

                            70
隨著主記憶體開始模組化,位元數和時脈速度的增加(比
如:32位元、64位元),位元排列更趨緊湊,彼此之間的
干擾也愈來愈明顯。
在設計上,我們會加入ECC觀念,來作錯誤校正。
儘管,錯誤校正碼可以增加記憶體的可靠度,卻也增加整
體的複雜度。最明顯的負荷就是:主記憶體的實際容量會
大於使用者能用到的容量。以DEC VAX電腦來看,在32位
元的記憶體中,約增加22 %負荷;以IBM 30系列和DDR
SDRAM主記憶體來看,也增加12 %的負荷。
                             71
第五章



課程結束
       72

More Related Content

What's hot

alloys
alloysalloys
Steel
SteelSteel
Non-metallic inclusion of finished products.pptx
Non-metallic inclusion of finished products.pptxNon-metallic inclusion of finished products.pptx
Non-metallic inclusion of finished products.pptx
NishantKumarMehta
 
Na cl quimica
Na cl quimicaNa cl quimica
Na cl quimica
JOSUE SANCHEZ
 
ENRICHMENT IRON BY REDUCTION ROASTING-MAGNETIC SEPARATION.pdf
ENRICHMENT IRON BY REDUCTION ROASTING-MAGNETIC SEPARATION.pdfENRICHMENT IRON BY REDUCTION ROASTING-MAGNETIC SEPARATION.pdf
ENRICHMENT IRON BY REDUCTION ROASTING-MAGNETIC SEPARATION.pdf
Geology Department, Faculty of Science, Tanta University
 
Salt Range
Salt RangeSalt Range
Salt Range
Shah Naseer
 

What's hot (6)

alloys
alloysalloys
alloys
 
Steel
SteelSteel
Steel
 
Non-metallic inclusion of finished products.pptx
Non-metallic inclusion of finished products.pptxNon-metallic inclusion of finished products.pptx
Non-metallic inclusion of finished products.pptx
 
Na cl quimica
Na cl quimicaNa cl quimica
Na cl quimica
 
ENRICHMENT IRON BY REDUCTION ROASTING-MAGNETIC SEPARATION.pdf
ENRICHMENT IRON BY REDUCTION ROASTING-MAGNETIC SEPARATION.pdfENRICHMENT IRON BY REDUCTION ROASTING-MAGNETIC SEPARATION.pdf
ENRICHMENT IRON BY REDUCTION ROASTING-MAGNETIC SEPARATION.pdf
 
Salt Range
Salt RangeSalt Range
Salt Range
 

More from Chiou WeiHao

入門啟示錄Ch08簡報
入門啟示錄Ch08簡報入門啟示錄Ch08簡報
入門啟示錄Ch08簡報
Chiou WeiHao
 
入門啟示錄Ch07簡報
入門啟示錄Ch07簡報入門啟示錄Ch07簡報
入門啟示錄Ch07簡報
Chiou WeiHao
 
入門啟示錄Ch06簡報
入門啟示錄Ch06簡報入門啟示錄Ch06簡報
入門啟示錄Ch06簡報
Chiou WeiHao
 
入門啟示錄Ch04簡報
入門啟示錄Ch04簡報入門啟示錄Ch04簡報
入門啟示錄Ch04簡報
Chiou WeiHao
 
入門啟示錄Ch02簡報
入門啟示錄Ch02簡報入門啟示錄Ch02簡報
入門啟示錄Ch02簡報
Chiou WeiHao
 
入門啟示錄 Ch03簡報
入門啟示錄 Ch03簡報入門啟示錄 Ch03簡報
入門啟示錄 Ch03簡報
Chiou WeiHao
 

More from Chiou WeiHao (6)

入門啟示錄Ch08簡報
入門啟示錄Ch08簡報入門啟示錄Ch08簡報
入門啟示錄Ch08簡報
 
入門啟示錄Ch07簡報
入門啟示錄Ch07簡報入門啟示錄Ch07簡報
入門啟示錄Ch07簡報
 
入門啟示錄Ch06簡報
入門啟示錄Ch06簡報入門啟示錄Ch06簡報
入門啟示錄Ch06簡報
 
入門啟示錄Ch04簡報
入門啟示錄Ch04簡報入門啟示錄Ch04簡報
入門啟示錄Ch04簡報
 
入門啟示錄Ch02簡報
入門啟示錄Ch02簡報入門啟示錄Ch02簡報
入門啟示錄Ch02簡報
 
入門啟示錄 Ch03簡報
入門啟示錄 Ch03簡報入門啟示錄 Ch03簡報
入門啟示錄 Ch03簡報
 

入門啟示錄Ch05簡報