SlideShare a Scribd company logo
- 1 -
DSD 2분반
제출일 : 2011.11.13
Dicegame 구현하기
- ver.verilog -
20800577
장 호 상
- 2 -
1. 소스코드
① dice_top.v
② datapath.v
fd4re.v - 4bit D flip-flop with enable&sync reset
- 3 -
③ dice.v - 주사위 값을 결정해주는 코드
- 4 -
④ dice_comp.v - 5, 7, 11, point 와 sum 비교
⑤ led_out.v - 이겼을 때와 졌을 때, 존슨카운터를 통해 led로 출력해주는 소스
⑥ cj4re.v -4bit 존슨카운터 D-flip flop with enable & sync reset
- 5 -
⑦ ss_drive.v - 4bit decimal number를 7-segment display로 출력해주는 소스
- 6 -
⑧ ss_decoder.v
- 7 -
⑨ clk_div.v - 클락 분주기
⑩ pusle.v - debouce single pulse 생성기
D-flip flop with en & async reset
- 8 -
2. 테스트벤치
① test_pulse.v - debounce single pulse 생성기 시뮬레이션
- 9 -
② test_core.v - fsm과 datapath만 이용한 시뮬레이션
- 10 -
a.한 번 만에 이기는 경우
b.한 번 만에 지는 경우
c.두 번 만에 이기는 경우
d.두 번 만에 지는 경우

More Related Content

Viewers also liked

Machine Learning with New Hardware Challegens
Machine Learning with New Hardware ChallegensMachine Learning with New Hardware Challegens
Machine Learning with New Hardware Challegens
Oscar Law
 
"Trade-offs in Implementing Deep Neural Networks on FPGAs," a Presentation fr...
"Trade-offs in Implementing Deep Neural Networks on FPGAs," a Presentation fr..."Trade-offs in Implementing Deep Neural Networks on FPGAs," a Presentation fr...
"Trade-offs in Implementing Deep Neural Networks on FPGAs," a Presentation fr...
Edge AI and Vision Alliance
 
Ndc2012 최지호 텍스쳐 압축 기법 소개
Ndc2012 최지호 텍스쳐 압축 기법 소개Ndc2012 최지호 텍스쳐 압축 기법 소개
Ndc2012 최지호 텍스쳐 압축 기법 소개Jiho Choi
 
"Accelerating Deep Learning Using Altera FPGAs," a Presentation from Intel
"Accelerating Deep Learning Using Altera FPGAs," a Presentation from Intel"Accelerating Deep Learning Using Altera FPGAs," a Presentation from Intel
"Accelerating Deep Learning Using Altera FPGAs," a Presentation from Intel
Edge AI and Vision Alliance
 
FPGAで作るOpenFlow Switch (FPGAエクストリーム・コンピューティング 第6回) FPGAX#6
FPGAで作るOpenFlow Switch (FPGAエクストリーム・コンピューティング 第6回) FPGAX#6FPGAで作るOpenFlow Switch (FPGAエクストリーム・コンピューティング 第6回) FPGAX#6
FPGAで作るOpenFlow Switch (FPGAエクストリーム・コンピューティング 第6回) FPGAX#6
Kentaro Ebisawa
 
Announcing Amazon EC2 F1 Instances with Custom FPGAs
Announcing Amazon EC2 F1 Instances with Custom FPGAsAnnouncing Amazon EC2 F1 Instances with Custom FPGAs
Announcing Amazon EC2 F1 Instances with Custom FPGAs
Amazon Web Services
 
인공지능, 기계학습 그리고 딥러닝
인공지능, 기계학습 그리고 딥러닝인공지능, 기계학습 그리고 딥러닝
인공지능, 기계학습 그리고 딥러닝
Jinwon Lee
 
Tensor flow usergroup 2016 (公開版)
Tensor flow usergroup 2016 (公開版)Tensor flow usergroup 2016 (公開版)
Tensor flow usergroup 2016 (公開版)
Hiroki Nakahara
 
The Outcome Economy
The Outcome EconomyThe Outcome Economy
The Outcome Economy
Helge Tennø
 

Viewers also liked (9)

Machine Learning with New Hardware Challegens
Machine Learning with New Hardware ChallegensMachine Learning with New Hardware Challegens
Machine Learning with New Hardware Challegens
 
"Trade-offs in Implementing Deep Neural Networks on FPGAs," a Presentation fr...
"Trade-offs in Implementing Deep Neural Networks on FPGAs," a Presentation fr..."Trade-offs in Implementing Deep Neural Networks on FPGAs," a Presentation fr...
"Trade-offs in Implementing Deep Neural Networks on FPGAs," a Presentation fr...
 
Ndc2012 최지호 텍스쳐 압축 기법 소개
Ndc2012 최지호 텍스쳐 압축 기법 소개Ndc2012 최지호 텍스쳐 압축 기법 소개
Ndc2012 최지호 텍스쳐 압축 기법 소개
 
"Accelerating Deep Learning Using Altera FPGAs," a Presentation from Intel
"Accelerating Deep Learning Using Altera FPGAs," a Presentation from Intel"Accelerating Deep Learning Using Altera FPGAs," a Presentation from Intel
"Accelerating Deep Learning Using Altera FPGAs," a Presentation from Intel
 
FPGAで作るOpenFlow Switch (FPGAエクストリーム・コンピューティング 第6回) FPGAX#6
FPGAで作るOpenFlow Switch (FPGAエクストリーム・コンピューティング 第6回) FPGAX#6FPGAで作るOpenFlow Switch (FPGAエクストリーム・コンピューティング 第6回) FPGAX#6
FPGAで作るOpenFlow Switch (FPGAエクストリーム・コンピューティング 第6回) FPGAX#6
 
Announcing Amazon EC2 F1 Instances with Custom FPGAs
Announcing Amazon EC2 F1 Instances with Custom FPGAsAnnouncing Amazon EC2 F1 Instances with Custom FPGAs
Announcing Amazon EC2 F1 Instances with Custom FPGAs
 
인공지능, 기계학습 그리고 딥러닝
인공지능, 기계학습 그리고 딥러닝인공지능, 기계학습 그리고 딥러닝
인공지능, 기계학습 그리고 딥러닝
 
Tensor flow usergroup 2016 (公開版)
Tensor flow usergroup 2016 (公開版)Tensor flow usergroup 2016 (公開版)
Tensor flow usergroup 2016 (公開版)
 
The Outcome Economy
The Outcome EconomyThe Outcome Economy
The Outcome Economy
 

More from 호상 장

장호상, 유재우 Program structure 130529
장호상, 유재우 Program structure 130529장호상, 유재우 Program structure 130529
장호상, 유재우 Program structure 130529호상 장
 
장호상, 유재우 진척상황 보고 130522
장호상, 유재우 진척상황 보고 130522장호상, 유재우 진척상황 보고 130522
장호상, 유재우 진척상황 보고 130522호상 장
 
장호상, 유재우 Wbs, gant chart 130515
장호상, 유재우 Wbs, gant chart 130515장호상, 유재우 Wbs, gant chart 130515
장호상, 유재우 Wbs, gant chart 130515호상 장
 
19.컴퓨터 네트워크 program homework
19.컴퓨터 네트워크 program homework19.컴퓨터 네트워크 program homework
19.컴퓨터 네트워크 program homework호상 장
 
17.tigerteam design document
17.tigerteam design document17.tigerteam design document
17.tigerteam design document호상 장
 
16.h trainer user manual
16.h trainer user manual16.h trainer user manual
16.h trainer user manual호상 장
 
15.ai term project_final
15.ai term project_final15.ai term project_final
15.ai term project_final호상 장
 
14.c++ final term
14.c++ final term14.c++ final term
14.c++ final term호상 장
 
13.dsd 도어락 최종보고서_2분반 6조
13.dsd 도어락 최종보고서_2분반 6조13.dsd 도어락 최종보고서_2분반 6조
13.dsd 도어락 최종보고서_2분반 6조호상 장
 
11.dsd alarmed clock
11.dsd alarmed clock11.dsd alarmed clock
11.dsd alarmed clock호상 장
 
10.dsd 4 bit-alu
10.dsd 4 bit-alu10.dsd 4 bit-alu
10.dsd 4 bit-alu호상 장
 
8.login desing serial adder
8.login desing serial adder8.login desing serial adder
8.login desing serial adder호상 장
 
4. 공설입 로봇축구 보고서
4. 공설입 로봇축구 보고서4. 공설입 로봇축구 보고서
4. 공설입 로봇축구 보고서호상 장
 
3. 공학설계 입문 라인트레이서 보고서
3. 공학설계 입문 라인트레이서 보고서3. 공학설계 입문 라인트레이서 보고서
3. 공학설계 입문 라인트레이서 보고서호상 장
 
2.공학설계입문피피티
2.공학설계입문피피티2.공학설계입문피피티
2.공학설계입문피피티호상 장
 
1.c term project report
1.c term project report1.c term project report
1.c term project report호상 장
 
18.소공 final 발표
18.소공 final 발표18.소공 final 발표
18.소공 final 발표
호상 장
 
장호상, 유재우 요구사항 분석 130501
장호상, 유재우 요구사항 분석 130501장호상, 유재우 요구사항 분석 130501
장호상, 유재우 요구사항 분석 130501호상 장
 
장호상 유재우 문제재정의-130417
장호상 유재우 문제재정의-130417장호상 유재우 문제재정의-130417
장호상 유재우 문제재정의-130417호상 장
 
One click recovery_application-특허_및_제품_조사
One click recovery_application-특허_및_제품_조사One click recovery_application-특허_및_제품_조사
One click recovery_application-특허_및_제품_조사호상 장
 

More from 호상 장 (20)

장호상, 유재우 Program structure 130529
장호상, 유재우 Program structure 130529장호상, 유재우 Program structure 130529
장호상, 유재우 Program structure 130529
 
장호상, 유재우 진척상황 보고 130522
장호상, 유재우 진척상황 보고 130522장호상, 유재우 진척상황 보고 130522
장호상, 유재우 진척상황 보고 130522
 
장호상, 유재우 Wbs, gant chart 130515
장호상, 유재우 Wbs, gant chart 130515장호상, 유재우 Wbs, gant chart 130515
장호상, 유재우 Wbs, gant chart 130515
 
19.컴퓨터 네트워크 program homework
19.컴퓨터 네트워크 program homework19.컴퓨터 네트워크 program homework
19.컴퓨터 네트워크 program homework
 
17.tigerteam design document
17.tigerteam design document17.tigerteam design document
17.tigerteam design document
 
16.h trainer user manual
16.h trainer user manual16.h trainer user manual
16.h trainer user manual
 
15.ai term project_final
15.ai term project_final15.ai term project_final
15.ai term project_final
 
14.c++ final term
14.c++ final term14.c++ final term
14.c++ final term
 
13.dsd 도어락 최종보고서_2분반 6조
13.dsd 도어락 최종보고서_2분반 6조13.dsd 도어락 최종보고서_2분반 6조
13.dsd 도어락 최종보고서_2분반 6조
 
11.dsd alarmed clock
11.dsd alarmed clock11.dsd alarmed clock
11.dsd alarmed clock
 
10.dsd 4 bit-alu
10.dsd 4 bit-alu10.dsd 4 bit-alu
10.dsd 4 bit-alu
 
8.login desing serial adder
8.login desing serial adder8.login desing serial adder
8.login desing serial adder
 
4. 공설입 로봇축구 보고서
4. 공설입 로봇축구 보고서4. 공설입 로봇축구 보고서
4. 공설입 로봇축구 보고서
 
3. 공학설계 입문 라인트레이서 보고서
3. 공학설계 입문 라인트레이서 보고서3. 공학설계 입문 라인트레이서 보고서
3. 공학설계 입문 라인트레이서 보고서
 
2.공학설계입문피피티
2.공학설계입문피피티2.공학설계입문피피티
2.공학설계입문피피티
 
1.c term project report
1.c term project report1.c term project report
1.c term project report
 
18.소공 final 발표
18.소공 final 발표18.소공 final 발표
18.소공 final 발표
 
장호상, 유재우 요구사항 분석 130501
장호상, 유재우 요구사항 분석 130501장호상, 유재우 요구사항 분석 130501
장호상, 유재우 요구사항 분석 130501
 
장호상 유재우 문제재정의-130417
장호상 유재우 문제재정의-130417장호상 유재우 문제재정의-130417
장호상 유재우 문제재정의-130417
 
One click recovery_application-특허_및_제품_조사
One click recovery_application-특허_및_제품_조사One click recovery_application-특허_및_제품_조사
One click recovery_application-특허_및_제품_조사
 

12.dsd dicegame

  • 1. - 1 - DSD 2분반 제출일 : 2011.11.13 Dicegame 구현하기 - ver.verilog - 20800577 장 호 상
  • 2. - 2 - 1. 소스코드 ① dice_top.v ② datapath.v fd4re.v - 4bit D flip-flop with enable&sync reset
  • 3. - 3 - ③ dice.v - 주사위 값을 결정해주는 코드
  • 4. - 4 - ④ dice_comp.v - 5, 7, 11, point 와 sum 비교 ⑤ led_out.v - 이겼을 때와 졌을 때, 존슨카운터를 통해 led로 출력해주는 소스 ⑥ cj4re.v -4bit 존슨카운터 D-flip flop with enable & sync reset
  • 5. - 5 - ⑦ ss_drive.v - 4bit decimal number를 7-segment display로 출력해주는 소스
  • 6. - 6 - ⑧ ss_decoder.v
  • 7. - 7 - ⑨ clk_div.v - 클락 분주기 ⑩ pusle.v - debouce single pulse 생성기 D-flip flop with en & async reset
  • 8. - 8 - 2. 테스트벤치 ① test_pulse.v - debounce single pulse 생성기 시뮬레이션
  • 9. - 9 - ② test_core.v - fsm과 datapath만 이용한 시뮬레이션
  • 10. - 10 - a.한 번 만에 이기는 경우 b.한 번 만에 지는 경우 c.두 번 만에 이기는 경우 d.두 번 만에 지는 경우