1. Tomomi Research Inc.
RF Power Amplifier Tutorial
Class A, B and C
2016/08/05 (Fri)
Seong-Hun Choe
2. Tomomi Research Inc.
Basic circuit of single-ended Class A, B and C amplifier
2016/8/6
Junction FET
Gate
Drain
Source
3. Tomomi Research Inc.
nFETの
VgsとIdとの関係
2016/8/6
Id
Vgs
Id [mA]
Vgs [V]0
Pinch off voltage or
Threshold voltage Vt
①Vgsが大きな負の値:JFETにピンチオフが発生し、
チャンネルを通して電流が流れない。
②Vgsの負の電圧が小さくなると、チャンネルを通し
て電流(Id)が流れる。
③Vgsの負の電圧が更に小さくなると、チャンネル
が広がり、電流(Id)が増加する。
④ Vgsの電圧が十分大きくなると、チャンネルが広
がり、電流(Id)が増えない。Gateに漏れ出す。
① ②
③
④
5. Tomomi Research Inc.
N-channel MOSFET
2016/8/6
http://www-inst.eecs.berkeley.edu/~ee40/fa09/lectures/Lec_19.pdf
• Gate Voltageが印加されなかった場合、 SourceとDrainの間には電流が流れない。
• Vgs (Gate-Source電圧)がある値を超えた場合、電子の層が形成され、SourceとDrainの間に電流
が流れる。
• そのVgsをThreshold Voltage(しきい値電圧 Vt)と呼ぶ。
6. Tomomi Research Inc.
線形領域:MOSFET as a Controlled Resistor 1/2
線形領域:抵抗素子のように動作するMOSFET
2016/8/6
Vds
Id
Vds [V]
Id [mA]
Id = 0 if Vgs < Vt
Vgs = 1V >Vt
Vgs = 2V >Vt
傾き=Id/Vds
抵抗のように
(逆数なのでコ
ンダクタンスと
いう)
7. Tomomi Research Inc.
線形領域:MOSFET as a Controlled Resistor 2/2
線形領域:抵抗素子のように動作するMOSFET
2016/8/6
Vds
Id
Vds [V]
Id [mA]
Id = 0 if Vgs < Vt
Vgs = 1V >Vt
Vgs = 2V >Vt
傾き=Id/Vds
抵抗のように
(逆数なのでコ
ンダクタンスと
いう)
8. Tomomi Research Inc.
飽和領域
2016/8/6
Vds
Id
Vgs
• Vdsが増加するすると、チャンネルも大きくなる。
しかし、Drain側のチャンネルは小さくなる。
従って、Idの増加は、Vdsに増加より遅くなる。
• Vdsが (Vgs-Vt)に達した時、(Vds = Vgs – Vt)
チャンネルはドレイン側でくびれ切られ(Pinched off), Idは飽和する。
= Vdsが増加してもIdsは変わらない。
* 要は、Idsは Vdsと関係なくなる。
20. Tomomi Research Inc.
Tank Circuitの働き(1)
タンク回路の共振周波数と同じ周波数の交流信号の一部をタンク回路に入力すると、タンク回路からは交流信号が全
周期で再生されて出力される。
2016/8/6
21. Tomomi Research Inc.
Tank Circuitの働き(2)
タンク回路の共振周波数と同じ周波数の交流信号の一部をタンク回路に入力すると、タンク回路からは交流信号が全
周期で再生されて出力される。
2016/8/6
22. Tomomi Research Inc.
Class A, B and C
FET入力可能電圧幅と出力可能電圧幅
2016/8/6
-V_HI-V_LI +V_HO+V_LO
(1) –V_LI : ゲート電圧-Vgで制限
される入力信号の電圧下限
(2) -V_HI : FETの特性で制限さ
れる入力電圧の上限
(1) –V_LO : Source電圧Vgで制
限される出力電圧の下限
V_sat
(1) -V_HO :電源電圧Vdで制限
される
Vd_sat
23. Tomomi Research Inc.
Class A, B and C
FET入力可能電圧幅と出力可能電圧幅
2016/8/6
(1) –V_LI : ゲート電圧-Vgで制限
される入力信号の電圧下限
(2) -V_HI : FETの特性で制限さ
れる入力電圧の上限
(1) –V_LO : Source電圧Vgで制
限される出力電圧の下限
V_sat
(1) -V_HO :電源電圧Vdで制限
される
28. Tomomi Research Inc.
Conduction Angle
2016/8/6
1周期(𝜃 = 2𝜋 )の信号が流れるとき、FETがActiveの状態である時間
ここでは、Drain出力を見ればわかりやすい。
Class A (𝜃 = 2𝜋 ) Class B (𝜃 = 𝜋 )
Class AB (𝜋 < 𝜃 < 2𝜋 ) Class C (0 < 𝜃 < 𝜋 )
絵が逆(注意)
点線 ⇔実線
30. Tomomi Research Inc.
まとめ
2016/8/6
Class
Max
efficiency
(%)
Power
capability
Mode
Transistor
operation
用途 Pros. Cons.
Class A 50 0.125 Linear
Always
conducting
微弱な信号
の増幅
線形性が良
い。歪が一
番少ない。
効率が悪い
Class B 78.5 0.125 Linear On half cycle
Class Aより
効率が良い
Class Aより
線形性が悪
い。
Class AB 50~78.5 0.125 Linear
Mid
conduction
要はClass A
とBの間
Class Bの線
形性を改善
Class C 86 0.11 Nonlinear On half cycle
大きな
Driving
powerが必
要
High Power
が出せる。
(1kW出すた
めに300Wが
必要)
高調波の発
生
31. Tomomi Research Inc.
Appendix Push-pull : Class B
2016/8/6
概略図
FETの絵がなかったので、BJCで表記。
なぜか、Class B – Push pullは Biopolar
Junction Transistorが多い。
特徴
入力と出力にトランスが
存在
(センタータンプ変圧器)