Recommended
Recommended
More Related Content
Featured
Featured (20)
Computer system5
- 2. 目次 Hackコンピュータ ・ノイマン型コンピュータ ・ノイマン型コンピュータの構成 ・Hackコンピュータ メモリ CPU I/Oデバイス 実装 ・データメモリ ・CPU ・コンピュータ
- 3. ノイマン型コンピュータ プログラム内蔵方式を採用したコンピュータ プログラム内蔵方式 記憶装置(メモリ)に記憶されたプログラムの内容に従ってコンピュータを制御 例 ・万能チューリングマシン ・ノイマン型コンピュータ → Hackコンピュータはノイマン型
- 8. 命令メモリ CPU が実行する内容(命令)を保持 機械語 1+1 を実行 ～～～ 命令メモリ CPU (命令の集まり)
- 11. ALU 算術演算と論理演算を計算する装置 → 計算の内容は制御ビットによって決まる → 詳しくは2章を参照
- 12. レジスタ メモリと同じ記憶装置 長所 メモリよりもデータを素早く取り出せる → アドレスアクセスなし ＆ CPUに近い 短所 メモリよりも容量が少ない → レジスタ ： 1ワード メモリ : 数十Kワード 以上
- 14. レジスタ データレジスタ ALUの計算で用いる値を一時的に格納しておく → 計算ですぐに用いる値を格納 (例) (a-b)＊c の場合 (a-b)の結果を一時的に覚えておく必要あり (a-b) ALU データレジスタ a b c ① ① ③ ③ ②
- 17. 制御ユニット(デコーダー) 命令の内容を解読し、適切なハードウェア装置に情報送信 (例) 命令が 1110110000010000 の場合 1110110000010000 → Aレジスタの値をDレジスタに格納する 制御 ユニット 命令 Aレジスタ Dレジスタ 読み込み 書き込み 送信 解読
- 18. 入出力デバイス I/Oデバイスはメモリを介して、Hackコンピュータと情報をやり取り メモリにはI/Oデバイス専用の領域(メモリマップ)が設けられている I/O データ メモリ メモリ マップ
- 19. Hackコンピュータの動作の流れ
- 22. 基本的な動作の流れ ① PCから命令メモリ 次に実行する命令があるアドレスにアクセス → 次の命令 = ROM[PC] PC 命令メモリ (ROM)
- 24. 基本的な動作の流れ ② 命令のフェッチ 命令メモリから 制御ユニット(デコーダー) と アドレスレジスタ に命令が送られる 命令メモリ (ROM) アドレス レジスタ 制御 ユニット
- 25. 基本的な動作の流れ ② 命令のフェッチ 命令 ＝ C命令(計算内容) + A命令(アドレス) 命令メモリ (ROM) アドレス レジスタ 制御 ユニット 制御ユニット に格納 アドレスレジスタ に格納
- 29. 基本的な動作の流れ ④ データアクセス＆データ送信 データメモリにアクセス → データをALUに送る アドレス レジスタ ALU データメモリ (RAM)
- 31. 基本的な動作の流れ ⑤ 計算の実行＆結果の格納 ALUで計算を実行 → 計算結果をデータレジスタに一時的に保管 ALU データ レジスタ
- 41. データメモリ(Memory) RAM16K と Screen と Keyboardから構成される 回路名 アドレス範囲(10進数) RAM16K 0 ～ 16383 Screen 16384 ～ 24575 Keyboard 24576 RAM16K Screen Keyboard In[16] Address[15] load out[16]
- 42. データメモリ(Memory) ヒント1 ： 2進数アドレスの上位2桁に注目 回路名 アドレス範囲(10進数) アドレス範囲(2進数) RAM16K 0 ～ 16383 (000・・・0) ～ (011・・・1) Screen 16384 ～ 24575 (100・・・0) ～ (101・・・1) Keyboard 24576 (111・・・1) RAM16K Screen Keyboard In[16] Address[15] load out[16]
- 43. データメモリ(Memory) ヒント2 ：上位2ビットの値に応じて、loadをどこに送るか決める (例) 上位2ビット = 01 回路名 アドレス範囲(2進数) RAM16K (000・・・0) ～ (011・・・1) Screen (100・・・0) ～ (101・・・1) Keyboard (111・・・1) ？？？load 01 RAM16K Screen Keyboard load 0 0
- 45. CPU 参考手順 1. 命令内容の分割 (p.70参照) 2. 最上位ビットからA命令かC命令かの区別 3. 各レジスタの選択ビットを作成 A命令の場合はAレジスタのみに書き込み C命令の場合はdest区間に対応するレジスタに書き込み
- 46. デコーダー 1 2 3
- 47. PC 選択ビットはreset、load、inc の3つ ソフトウェア側の動作 ・reset : 初めの命令に戻る ・load : ループ、分岐 ・inc : 上から1つずつ読み込む 0を出力 過去の特定の データを出力 (ジャンプ) 前のデータに+1した ものを出力 ～～～～～～～ ～～～～～～～ ～～～～～～～ ～～～～～～～ ～～～～～～～ inc inc inc inc load reset
- 48. PC 1つの命令が終わると基本的にPCは+1されていくので、 inc = true resetはCPU入力のreset loadは ALUの計算結果(zrとng)とC命令のjump区間によって決定 load作成に関して zr : out = 0 Ng : out < 0 と p.73のjump区間に関する表を参照
- 49. PC jump 効果 zrとngによる表現 0 0 0 No jump false 0 0 1 If out > 0 jump not (zr or ng) 0 1 0 If out = 0 jump zr 0 1 1 If out ≥ 0 jump not ng 1 0 0 If out < 0 jump ng 1 0 1 If out ≠ 0 jump not zr 1 1 0 If out ≤ 0 jump zr or ng 1 1 1 Jump true zr : out = 0 ng : out < 0