LTspiceを活用したトランジスタの接合容量(C-B)シミュレーション

1. トランジスタの接合容量(C-B)シミュレーション
2015年3月24日
1Copyright(C) MARUTSU ELEC CO. LTD 2015
マルツエレック株式会社

2. 2Copyright(C) MARUTSU ELEC CO. LTD 2015
接合容量特性のシミュレーション結果は、Traceでは標準表示されない為、
Traceに表示させる関数を入力させる必要があります。
0[V]
100[V]
1u[sec]
100[ ]
1 [sec]
dV V
dt u


3. 3Copyright(C) MARUTSU ELEC CO. LTD 2015
Traceに表示させる関数
Q i t C V   
( )
100[ ]
1 [sec]
i i I Vsence
C t
dV VV
dt u
   
・・・・・・・・・・基本式

4. 4Copyright(C) MARUTSU ELEC CO. LTD 2015
.MODEL Q2SC4051 NPN(Is=0.382p Bf=58.4 Vaf=57 Rb=70m Re=20m Rc=30m
+ Cje=1.25n Cjc=163.4p Vje=0.379 Vjc=0.534 Mje=0.2469
+ Mjc=0.4785 Isc=0.653p Eg=1.11 Ikf=2 Ikr=1.7 Tf=59.7n
+ Tr=3.75u Br=1.47 Var=305.25 Nf=1.01 Ne=1.233
+ Nr=0.86 Nk=0.67
新電元工業株式会社
BJT
No. 2SC4051
2SC4051のSPICEモデルのネットリスト
評価回路図

5. 5Copyright(C) MARUTSU ELEC CO. LTD 2015
シミュレーション手法
STEP1 過渡解析
STEP2 軸変換(Time⇒V(n002))
STEP3 Traceに関数を入力
I(Vsence)*1us/100V

6. 6Copyright(C) MARUTSU ELEC CO. LTD 2015
シミュレーション結果

7. 7Copyright(C) MARUTSU ELEC CO. LTD 2015
シミュレーションデータ一式