Леонид Воронцов -- инженерия больших радиоэлектронных систем
•Download as PPT, PDF•
0 likes•2,201 views
Доклад Леонида Воронцова "Инженерия больших радиоэлектронных систем" на 74 заседании Русского отделения INCOSE, 27 марта 2013г.
Recommended
Recommended
More Related Content
What's hot
What's hot (20)
Viewers also liked
Viewers also liked (17)
Similar to Леонид Воронцов -- инженерия больших радиоэлектронных систем
Similar to Леонид Воронцов -- инженерия больших радиоэлектронных систем (20)
More from Anatoly Levenchuk
More from Anatoly Levenchuk (20)
Recently uploaded
Recently uploaded (9)
Леонид Воронцов -- инженерия больших радиоэлектронных систем
- 2. Общие понятия и термины САПР • САПР - система автоматизированного проектирования. • CAD - Computer-Aided Design • EDA (Electronic Design Automation) • EDA = САПР ИС, САПР ПП • eCAD – интегрированный комплекс программных средств для облегчения разработки электронных устройств, создания микросхем и печатных плат • Маршрут проектирования – согласованная последовательность этапов, мероприятий, процедур, процессов и способов представления данных • Цель использования - сокращение времени разработки - уменьшение вероятности ошибки - снижение затрат на разработку
- 3. Проектирование ИС, ПЛИС…. VHDL Алгоритмическое описание Verilog C/C++ System C Генератор System Verilog Библиотеки ASIC-библиотек системного уровня Синтез RTL из C/C++ Системное моделирование Precision C Synthesis ModelSim, VStation SoC Создание RTL-проекта HDL Designer Inventra IP (RTL) Аналого- цифровые Моделирование RTL заказные СБИС ModelSim, VStation, FormalPro Логический синтез ASIC/FPGA Логический и физический синтез FPGA LeonardoSpectrum, Blast Create Precision RTL Synthesis, Precision Библ. пост. Physical Synthesis FPGA/ASIC P&R поставщиков ASIC/FPGA или 3ф P&R поставщиков FPGA/PLD Blast Fusion,… FPGA/PLD ASIC/FPGA Проектирование PCB
- 5. Общий маршрут проектирования Системный уровень Разработка ПО Разработка аппаратной части VHDL Схемотехника AMS Verilog Аналоговые блоки Логический синтез FPGA ASIC Системное прототипирование, эмуляция Физическое прототипирование Разработка топологии ПРОИЗВОДСТВО Верификация топологии
- 6. Применяемые САПР • > 65 % рынка САПР Cadence Design Systems, Mentor Graphics, Synopsys
- 7. Проектирование печатных плат и ЭМ Создание и управление проектом Функциональное BoardLink Pro Design Capture, моделирование DesignView, DxDesigner SystemVision, Analog Designer, ModelSim Модели VHDL, Проектирование топологии Моделирование сигналов Verilog, Проектирование ПЛИС Базы данных VHDL-AMS, Expedition PCB, Design Reuse, и задержек SignalVision, FPGA Advantage Library Spice, IBIS,… Team PCB, Xtreme PCB HyperLynx, ICX, Tau (HDL Designer, Manager, DMS IC Synthesizer ModelSim, Precision Synthesis, Leonardo) Выпуск технологических файлов, подготовка производства CAM Output Manager, GerbTool, Scepter, Fablink
- 8. Комплексный маршрут проектирования систем на ПП
- 9. Моделирование составных частей и системы в целом
- 10. Функциональный уровень Основные задачи • Разработка синтезабельной RTL модели • Создание тестов • Оптимизация • Верификация модели (~50 % всего времени разработки SOC) Сложности • Экспоненциальный рост тестовых векторов • Сложность поиска первопричины сбоя • Смешивание разных дисциплин
- 11. Функциональный уровень применяемые подходы • Формальная эквивалентная верификация • Верификация на уровне утверждений (assertions) • Анализ покрытия кода • Верификация корректности кода • Автоматическое создание тестовых векторов на основе ограничений • Верификация на уровне транзакций • Высокоуровневый синтез
- 12. Системный уровень SystemС, SystemVerilog – языки комплексного описания и верификации радиоэлектронной аппаратуры • Новые типы данных • Введены понятия ООП (классы) • Введен механизм утверждений • Возможность создание случайных тестовых воздействий • Введено понятие интерфейса
- 13. Проблемы системного уровня • Сложность моделирования алгоритма совместно с моделью на языке описания аппаратуры • Отсутствие средств для разработки и анализа архитектуры систем. • Использование различных блоков (аналоговых, СВЧ,процессоров, память, ПО) • Применение IP-блоков (Сложно- функциональных блоков)
- 14. Задачи на системном уровне • Выбор архитектуры системы, выбор IP- блоков • Разработка алгоритмов • Создание и анализ поведенческих моделей • Декомпозиция проекта на программную и аппаратную части • Создание спецификации и тестов для программной и аппаратной частей проекта • Программно-аппаратная верификация
- 15. Схемотехнический уровень • Графический ввод проектов • Задание типа и параметров моделирования • Анализ результатов моделирования • Статический анализ • Угловой анализ • Анализ радиочастотных схем
- 16. Логический уровень • Синтез RTL кода в список цепей в базисе выбранной технологической библиотеке • Оптимизация по заданными параметрам (площадь, быстродействие, потребляемая мощность) • Статический временной анализ • При технологиях 0.18 и ниже совмещение логического синтеза с этапом физического синтеза • Более полный учет эффектов субмикрона
- 17. Логический – физический уровень • Размещение на кристалле макроблоков • Планирование цепей земли и питания • Синтез синхроцепей • Предварительный физический синтез • Предварительная трассировка • Временной анализ • Оптимизация • Финальное размещение • Финальная трассировка
- 18. Физический уровень Эффекты, которые необходимо учесть • Падение напряжения • Взаимосвязь проводников • Индуктивность и емкость цепей • Электромиграция в активных структурах • Сопротивление межслойных переходов • Электромагнитное взаимодействие • Влияние внешней среды • И т.д.
- 20. Интегрированный маршрут разработки систем