Attempt of implementation of neural network model on FPGA
•
0 likes•638 views
Attempt of implementation of neural network model on FPGA
Recommended
More Related Content
What's hot
What's hot (20)
Similar to Attempt of implementation of neural network model on FPGA
Similar to Attempt of implementation of neural network model on FPGA (20)
More from Imaoka Micihihiro
More from Imaoka Micihihiro (18)
Attempt of implementation of neural network model on FPGA
- 1. NN系の学習済みモデルを FPGAへ実装する ABC2017 Spring 28th-May Michihiro Imaoka 今岡 通博 https://www.facebook.com/imaoka.micihihiro imaoca@gmail.com,@imaoca http://www.itmedia.co.jp/author/208685/
- 2. 今岡 通博 imaoka michihiro @imaoca 今岡⼯学事務所 個⼈事業主代表 組込み系受託開発、FPGA応⽤製品、書籍等執筆、回路設計、 基板設計、⾮常勤講師 愛媛県松⼭市在住 ・元⽇本DEC(Digital Equipment Corp.)他 ・最近は原稿を書いていることが多い ・セキュリティ・キャンプの講師とか ・ハードウエアスタートアップ⽀援 ・Microsoft MVP(Windows Development) ・FPGAスタートアップ主宰 ・Androidの会コミュニティ運営委員
- 3. 背景 • AI FPGA神 Intel入 • 型 限界 • NN 実行 並列化 余地 • 低消費電力/高速化 • 学習済 化 • AI 化 家電
- 4. 各社 動向 • Microsoft : Catapult • Amazon : AWS F1 • Google : TPU • IBM : Power-PC + GPU
- 6. 環境 • ubutu Sserver(Azure Iass ) • Python V2.7.1 with pandas • gcc • Quartus II 13.0sp1 Web Edition • Verilog-HDL • Intel(Altera) Cyclone IV
- 8. ホップフィールド・ネットワーク (英: Hopfield network) は、ニューラルネットワークの⼀モデルで ある。アメリカ合衆国の物理学者であるジョン・ホッ プフィールド (J.J. Hopfield) が提唱した[1]。ユニッ ト（ニューロン）間に対称的な相互作⽤がある⾮同期 型ネットワークであり、⾃然な操作によってネット ワークのエネルギーが極⼩値をとる。元はスピンの安 定条件をもとめるモデルとして発想されたものであっ たが、ネットワークによる連想記憶のモデルとして歓 迎され、ニューラルネットブームの⽕付け役の⼀つと なり、また後のボルツマンマシンの元ともなった。こ れは統計的な変動をもちいて、エネルギーが極⼩値で はなく最⼩値をとることを⽬指すモデルである。 出典 https://ja.wikipedia.org/wiki/
- 10. imaoca@ubuntServer:~/neural$ ./a.out learing #### # # # # # # ### ##### # # # # ### #### # # # #### # # ## ## # # # # # # # example ### # # # ## # ### recognition #### # # # # # # ### imaoca@ubuntServer:~/neural$
- 12. Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition Family Cyclone IV E Device EP4CE6E22C8
- 14. ### # # # ## # ### 0111000011100101001001110 #### # # # # # # ### 0111010010100101001001111 0 1 2 34 5 6 7
- 15. 推論 実行時間
- 18. • 5X5 文字認識 FPGA 実装 • 推論 HDL 実装 • 学習済 HDL 自動生成 • 実測 10nS • Cyclone iV 24% 消費 • 25 要 実装 7% 6502 規模 同等
- 19. =告知 願 日本Android 会 協賛企業絶賛募集中 明日 5月29日 正午募集締切 FPGA CPU 作 FPGA