Verilog-HDL Tutorial (4)
•
0 likes•1,028 views
Verilog-HDL Tutorial Using DE0 FPGA Board
Recommended
More Related Content
What's hot
What's hot (19)
Similar to Verilog-HDL Tutorial (4)
Similar to Verilog-HDL Tutorial (4) (9)
More from Hiroki Nakahara
More from Hiroki Nakahara (20)
Recently uploaded
Recently uploaded (10)
Verilog-HDL Tutorial (4)
- 1. 1 Verilog-HDL 講習会DE0編(4) 組合せ回路記述 12, June, 2013 鹿児島大学 中原 啓貴
- 2. 2 先週の復習：全加算器 x_in y_in carry in carry out sum out 半加算器 x_in y_in carry in sum out carry out 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1
- 3. 3 nビット加算器 • 全部の加算器を記述していると面倒！ x0 x1 x2 y0 y1 y2 0 s0 s1 s2 s3 x2 x1 x0 +)y2 y1 y0 -------------- s3 s2 s1 s0
- 4. 4 モジュール • 共通部分を読出し→記述量を減らす ‒ C言語における「関数」のようなもの x0 x1 x2 y0 y1 y2 0 s0 s1 s2 s3 x2 x1 x0 +)y2 y1 y0 -------------- s3 s2 s1 s0 3ビット加算器モジュール 全加算器モジュール
- 12. 12 ビット幅指定 • 同じ属性を持った信号をまとめる ‒ 記述量の削減 ‒ コードの可読性向上 x[0] x[1] x[2] y[0] y[1] y[2] 0 s[0] s[1] s[2] s[3] x[2] x[1] x[0] +)y[2] y[1] y[0] ---------------------- s[3] s[2] s[1] s[0]
- 14. 14 "EDA Tool Settings"の "Simulation"を選択 "Tool name"で"ModelSim-Altera"を選択 "Format for output netlist"で"Verilog-HDL"を選択
- 15. 15 合成の実行 クリック コンピュータ (Quartus II)に I/Oの設定を読み込ませる ために合成を行います。 "Full Compilation was succesful"と 表示されればOK
- 16. テストベンチのテンプレート生成 16 「Start Test Bench Template Writer」を選択
- 17. テストベンチの読み込み (プロジェクト毎に1回行えばよい) 17 シミュレータ指定と 同じく、Settingsを呼び出し、 "EDA Tool Settings"の "Simulation"を選択 "Compile test bench"にチェックをつけて、 Test Benchesをクリック
- 18. テストベンチの読み込み 18 "New"をクリック "Test bench and simulation files" の File name 内の「...」をクリック
- 22. テストベンチの修正 22 Library をクリック テストベンチ DE0_TOP_vlg_tst を 右クリック→Editを選択
- 28. 表示方法の変更 28 SW[5]∼SW[3]を選択し 右クリック→「Combine Signals」 を選択 Result Nameに「x_in」と入力 SW[5:3]が纏められて見やすくなった
- 31. 31 合成の実行 クリック Quartus IIに戻って 合成しましょう "Full Compilation was succesful"と 表示されればOK
- 34. 34 コンフィギュレーションを開始 USB-Blaster, JTAGモード, Programにチェックを確認 確認したら Start を クリック Progress に "100%(Successful)" と表示されれば成功
- 36. 36 課題: 信号選択回路 (2-MUX) s x1 x2 y 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 2-MUX x1 x2 y s 選択信号 s が0のときは x1 を選択, s が 1 のときは x2 を選択する回路
- 37. 37 課題1 • 選択回路(2-MUX)を Verilog-HDLで記述し、 FPGA上で動作させよ ‒ 選択信号, 入力信号はスライドスイッチ ‒ 出力信号は緑LED 2-MUX SW[0] SW[1] LEDG[0] SW[2]
- 38. 38 課題2 • モジュール記述を用いて4-MUX をVerilog-HDLで記述しなさい ‒ 可能ならば, ビット幅指定記述も用いる • シミュレーションを行い, 動作すること検証せよ • DE0ボード上に実装し、動作を確認せよ 2-MUX 2-MUX 2-MUX SW[0] SW[1] SW[2] SW[3] SW[4] SW[5] LEDG[0]