Dokumen ini membahas multilevel caches yang terdiri dari cache level 1 (L1) dan level 2 (L2). Cache L2 ditambahkan untuk mengurangi beban sistem bus dan memperbaiki kinerja dengan menyimpan data yang tidak ada di cache L1. Fitur desain cache kontemporer meliputi penggunaan jalur data terpisah antara cache L2 dan prosesor serta penggabungan cache L2 di chip prosesor. Kebanyakan mikroprosesor saat ini telah memindahkan cache L2 dan b
2. MULTILEVEL CACHES
Organisasi paling sederhana dikenal dengan nama two-level cache,
dengan cache internal didesain sebagai level 1 (L1) dan cache
eksternal didesain sebagai level 2 (L2).
Alasan menambahkan cache L2 adalah karena jika tidak ada cache L2
dan prosesor membuat permintaan akses untuk lokasi memori yang
tidak ada dalam cache L1, maka prosesor harus mengakses DRAM
atau ROM melewati bus. Karena kecepatan bus lambat dan waktu
akses memori yang lambat, ini akan menghasilkan kinerja yang
buruk.
3. Dua fitur desain cache yang kontemporer untuk
multilevel caches yang patut diperhatikan:
1. Cache L2 banyak yang tidak menggunakan
sistem bus sebagai jalur transfer antara cache
L2 dan prosesor, tapi menggunakan jalur data
yang terpisah, sehingga dapat mengurangi
beban dalam sistem bus
2. Seiring penyusutan komponen prosesor,
sejumlah prosesor sekarang menggabungkan
cache L2 pada chip prosesor, sehingga dapat
meningkatkan kinerja
4. Potensi penghematan
dalam pemakaian cache
L2 ini tergantung pada
tingkat akses kedua
cache, L1 dan L2.
Beberapa penelitian
menyebutkan bahwa
secara umum
penggunaan cache kedua
dapat memperbaki
kinerja. Namun hal ini
juga mengakibatkan
kerumitan dalam desain
cache, termasuk ukuran,
penggantian algoritma,
dan writing policy.
5. Dengan meningkatnya ketersediaan area
internal, kebanyakan mikroprosesor
kontemporer telah memindahkan L2 ke
dalam chip processor dan bahkan
menambahkan cache L3.
Contoh sistem yang besar, misal
mainframe IBM zEnterprise yang
menggabungkan 3 level chip internal
dan level keempat dibagi di beberapa
chip.