Dokumen ini membahas tentang counter sinkron, yang bekerja dengan menerima clock secara bersamaan untuk meningkatkan kecepatan dan mengurangi kerugian arus. Penjelasan mencakup konsep dasar penggunaan flip-flop yang terhubung, serta penerapan gerbang logika untuk mencapai kinerja modulo-32. Akhirnya, hasil yang diinginkan adalah sistem yang efisien dan dapat beroperasi dengan baik.

1. Synchronous Counter
Nugroho Adi P, S.Si, M.Sc
nugnux@gmail.com, aravir@me.com
http://aravir-rose.blogspot.com

3. Keuntungan
Clock terjadi secara bersamaan (parallel)
lebih cepat karena ☝

4. Sedikit Kerugian
Saat clock terjadi, akan ada lonjakan arus
Rangkaian menjadi sedikit rumit

5. How it works?

6. Semua bistable mendapat clock yang
sama

7. Hanya JK di bistable pertama yang
dihubungkan ke logika 1

8. ada beberapa tambahan gerbang
logika

9. modulo-32

11. Selesai
“Dan dia hidup bahagia selama-lamanya”