1. Схемотехника
телекоммуникационных устройств:
Цифровые устройства
Память, проектирование маломощных цифровых схем, проходные
ключи. Динамическая КМДП логика. Схемы типа «Домино».
Проходной ключ. Логика на проходных транзисторах.
Семинар 8 – 20.12.2016 – I (осенний) семестр 2015/2016 уч. года
cт. преп. каф. ТКС Моленкамп Ксения Михайловна
2. Логика на проходных транзисторах
F
Управляющие сигналы Pi
Информационные
сигналы Vi
• F = P1(V1)+ P2(V2)+… Pi(Vi)
• Когда управляющий вход равен «1», то F равен
соответствующему информационному сигналу
• Только один (или ни одного) управляющий сигнал
может быть равным «1»
3. Логика на проходных транзисторах
? ?
?
?
F
A B F Проходная
функция
0 0
0 1
1 0
1 1
1
0
1
1
A + B
A + B
A + B
A + B
A A
1
B
F
A
B
0 1
0 A
B
A
B
1 A
B
A
B
4. Логика на проходных транзисторах
? ?
?
?
F
A B F Проходная
функция
0 0
0 1
1 0
1 1
1
1
1
0
A + B
A + B
A + B
A + B
B B
A
1
F
A
B
0 1
0 A
B
A
B
1 A
B
A
B
5. Перед тем, как начнём…
1. Что лучше уменьшать статическую или
динамическую мощность?
2. Как напряжение питания влияет на
быстродействие схем?
3. Что такое проходной ключ?
4. Что такое логика домино?
5. Что такое адиабатическая логика?
5
6. Необходимость
• Возрастающие
потребности в
увеличении скорости
вычислений
• Низкая эффективность
аккумуляторных
батарей
– Работа в условиях
ограничения по
мощности и энергии
5KW
18KW
1.5KW
500W
4004
8008
8080
8085
8086
286
386
486
Pentium® proc
0.1
1
10
100
1000
10000
100000
1971 1974 1978 1985 1992 2000 2004 2008
Год
Мощность(Ватт)
10
2
10
3
1980 1985 1990 1995 2000 2005 2010
10
1
10
0
10
4
10
5
10
6
Относительно1980 года
Объем жесткого диска
Быстродействие процессора
Объем ОЗУ
Скорость передачи данных
Ёмкость аккумуляторной батареи
6
7. Температурные ограничения
• Отвод тепла
– 4-5 Вт для пластикового корпуса
– 100 Вт/см2 максимум воздушного охлаждения
• Для 7 кВт требуется 50х50 см корпус
• Надёжность приборов
– Увеличение температуры выше 125 ˚С уменьшает
надёжность
• Быстродействие
– Увеличение температуры с 25 ˚С до 105 ˚С снижает
быстродействие на 30%
7
8. Сигнальные ограничения
• Проводники
– В современной интегральной схеме суммарная
длина проводников может составлять
несколько километров
• Увеличение тока (I)
– Требуется снижать сопротивление
• Увеличение dI/dt
– Требуется уменьшать емкости
8
9. Ограничения по мощности и
энергии
• Совокупная стоимость владения
– Напрямую зависит от потребляемой мощности
• Низкая эффективность аккумуляторов
– Уменьшение времени активной работы
– Уменьшение функциональности
– Уменьшение быстродействия
– Уменьшение энергопотребления
9
10. Потребляемая мощность
P = ½CswVdd ΔV f + IstVdd + IstaticVdd
• Динамическая потребляемая мощность (½CswVdd ΔV f + IstVdd )
– Переключение нагрузки (Включая паразитные емкости
транзисторов и межсоединений)
– Сбои и искажения
– Небольшой сквозной ток (IstVdd )
• Статическая потребляемая мощность (IstaticVdd)
– Источники тока
– Ток определяемый логикой
• Логика на n-МДП транзисторах (n-МДП логика)
• Псевдо n-МДП логика
• Логические схемы на переключателях тока
– Ток в pn-переходах
– Подпороговый ток
– Ток тунелирования канала
10
11. Пути сокращения потребляемой
мощности
• Технологический
– Масштабирование
• Функциональный
– Уменьшение сложности
– Ухудшение характеристик
– Ухудшение параметров
• Схемотехнический
– Различные схемы, позволяющие уменьшать
потребляемую мощность
11
13. Время распространения
• Определяется задержками в «критическом
пути»
– Включая все задержки элементов
– Время для заряда-разряда через МДП транзисторы
емкостей межсоединений и затворов
Td=kCV/I=kCV/(Vdd-Vt)α
• Закон выведен эмпирически
13
15. Быстродействие
• На практике с каждой следующей
технологией происходит увеличение
частоты в 2 раза (50% сокращение
задержки)
• Соотношение размеров для каждой
последующей технологии
пропорционально √2 (30 %)
– Исходя из закона Мура, относящегося к
площади (плотности)
15
17. Напряжение питания
• Для каждой последующей технологии
напряжение питания уменьшается не на √2
(α=0,7), а на 1,2 (α≈0,85)
– Энергия составляет не 50% от изначальной, а
65%
17
19. Мощность
• Количество транзисторов увеличивается
– Увеличивается количество ветвей, через
которые течет ток
– Увеличение частоты в 2 раза увеличивает
потребляемую мощность на 50%
19
20. Уменьшение потребляемой
мощности
P = ½CswVdd ΔV f + IstVdd + IstaticVdd
• Уменьшение ёмкостей
– Сохранение соотношения мощность/быстродействие
– Оптимизация тактирования
– Подавление искажений и сбоев
– Аппаратное усиление/ускорение
– Интеграция систем-на-кристалле (СНК)
• Уменьшение напряжения питания
– Масштабирование динамического напряжения
– Сигналы с малым размахом
– СНК/ускорение
• Минимизация частоты
– Уменьшение частоты переключения
– СНК/ускорение
20
21. Минимизация ёмкости
P = ½CswVdd ΔV f + IstVdd + IstaticVdd
• За счёт размеров транзисторов
• За счёт топологии транзисторов
• За счёт проводников
21
22. Оптимизация тактирования
P = ½CswVdd ΔV f + IstVdd + IstaticVdd
• 20-50 % мощности на защёлки
• Утилизация тактируемых вентилей крайне мала
– ~10-30 %
• Отключение неиспользуемых схем и защёлок
– Дополнительное тактирование
• На уровне вентилей
• На уровне функционирования
• Асинхронные схемы устремляют потребляемую
мощность в бесконечность
22
23. Подавление искажений и сбоев
P = ½CswVdd ΔV f + IstVdd + IstaticVdd
• Сбои и искажения могут увеличить потребляемую
мощность устройства на треть
• Для исключения искажений и сбоев
– Использование специализированной логики
• Например «Домино»
– Введение избыточности для уменьшения вероятности
сбоев
• Увеличивается емкость
• Уменьшается тестопригодность
– Введение задержек сигнала
• Уменьшение сбоев типа «гонок сигнала»
23
24. Уменьшение напряжения
P = ½CswVdd ΔV f + IstVdd + IstaticVdd
• Уменьшение логического размаха ΔV
– Низкая эффективность
– Высокая эффективность при работе с шинами
данных в качестве нагрузки
• Уменьшение напряжения питания Vdd
– Одновременное снижение ΔV
– Более эффективно
• Частота ~V
• Мощность ~V3
24
25. Недостатки уменьшения
напряжения питания
• Не подходит для ЦПУ, аналоговых схем, ФАПЧ,
блоки ввода-вывода
– Высокая сложность
• Чувствительны к изменению напряжений
питания
– Память
– Буферы
– Многовходовые элементы
• Пороговое напряжение должно быть
достаточно мало
• Компромисс с задержкой
25
26. Достоинства уменьшения
напряжения питания
• Может применяться для всей схемы
• Широкий диапазон для КМДП
• Ещё более широкий диапазон отношения
мощности к быстродействию
26
27. Минимизация частоты
P = ½CswVdd ΔV f + IstVdd + IstaticVdd
• Чем меньше частота, тем меньше
линейность
– Не улучшает работу
• Только замедляет потребление мощности
– Важно для уменьшения температуры
27
28. Уменьшение утечек
P = ½CswVdd ΔV f + IstVdd + IstaticVdd
• 8-15% сквозного тока
• Уменьшение
– Снижение напряжения питания
– Домино
– Крутые фронты
• Сложности при преобразовании (ЦАП, АЦП)
28
29. Уменьшение статической
потребляемой мощности
P = ½CswVdd ΔV f + IstVdd + IstaticVdd
• Источники тока
– Даже если они микроАмперные
• Логика на n-МДП и псевдо n-МДП
– Малоэффективна
• Логика на переключателях тока
– Специфические приложения
– Огромная потребляемая мощность
• Токи утечки на pn-переходах
• Подпороговый ток
• Туннелирование канала
29
30. Проектирование маломощных
схем
• Общее снижение потребляемой мощности
– Снижение динамической мощности
• Уменьшение общего числа переключающихся схем
(меньше паразитная емкость)
– Снижение токов утечки
• Уменьшение общего числа транзисторов
– Снижение статической мощности
• Уменьшение времени протекания сквозного тока
30
31. Логика на ключах
• В цифровых схемах транзисторы – это ключи
in out out
in
in
31
32. Логика на проходных ключах
• Если сигнал (переменная) проходит через ключ,
то ключ является проходным
in out out
in
control
control
in
out out
in
in
control
control
control
control
out
in
control
control
32
33. Цель логики на проходных ключах
• Снижение количества используемых транзисторов
– Мультиплексор из 2х в 1
• F=AC+B(!C)
• Реализация на вентилях: 14 транзисторов
– 3 вентиля И-НЕ
» 3х4=12 транзисторов
– 1 вентиль НЕ
» 1х2=2 транзистора
• Реализация на проходных ключах: 6 транзисторов
– 1 вентиль НЕ
» 1х2=2 транзистора
– 2 проходных ключа
» 2х2=4 транзистора
• Утилизация почти 60%
– Меньшее число транзисторов – меньше нагрузочная емкость
33
38. Логика домино
• Тактируемые схемы
• Переключение схемы определяется активирующей
функцией, которая при переключении такта формирует
управляющую функцию
• В момент формирования активирующей функции выход
устанавливается в известное неизменное состояние
Активирующая
функция
Управляющая
функция
Clk
In Out
38
40. Адиабатическая логика
• Адиабатический процесс — термодинамический
процесс в макроскопической системе, при
котором система не получает и не отдаёт
тепловой энергии
• Исключение потребления обеспечивается
«правильным» тактированием
• Схемы на проходных ключах частично
адиабатические
40
43. Троичная логика
• Экономия кода = иллюзия
• Естественное представление чисел со знаком
• Знак числа определяется знаком старшей
ненулевой цифры
– команда ветвления по знаку в троичной машине
занимает в два раза меньше времени, чем в двоичной
• Усечение длины числа равносильно правильному
округлению; способы округления, используемые в
двоичных машинах, не обеспечивают этого
43
44. Особенности троичной логики
• Троичный сумматор осуществляет вычитание при
инвертировании одного из слагаемых, откуда следует, что
троичный счетчик автоматически является реверсивным
• В трехвходовом троичном сумматоре перенос в
следующий разряд возникает в 8 ситуациях из 27, а в
двоичном сумматоре - в 4 из 8.
• Таблицы умножения и деления почти так же просты, как и
в двоичной системе, умножение на -1 инвертирует
множимое
• Трехуровневый сигнал более устойчив к воздействию
помех в линиях передачи
– Специальные методы избыточного кодирования троичной
информации проще, нежели двоичной
44
46. А теперь проверим…
1. Что лучше уменьшать статическую или
динамическую мощность?
2. Как напряжение питания влияет на
быстродействие схем?
3. Что такое проходной ключ?
4. Что такое логика домино?
5. Что такое адиабатическая логика?
46
