3 girişli veya kapısının logic kapılar aracılığıyla test devresi - 3 input or gate stability control circuit via logic gates

1. Sayısal Devreler, Uygulama Projesi 2016
3 Girişli Veya Kapısı Test Devresi
Hazırlayan:
Fatih ÇOLAK
fatih_colak_192@hotmail.com

2. Sayısal Devreler, Uygulama Projesi 2016
PROJE ADI
Veya Kapısı Test Devresi
Özet:
Bu proje amaç takılan bir entegrenin sağlamlığını test etmektir.Devrede test kıyaslama olarak değilde
durumlara göre çıkışlar kontrol edilerek yapılmıştır.
1. GİRİŞ
Projede amaç 3 girişli veya kapısının kontrolünü sağlamaktır.Elimizdeki 3 girişli Veya entegrensinin
doğru çalışıp çalışmadığını öğrenmek gerektiği zamanlarda kullanılabilir.Projede önce kıyaslama devre
kurmayı düşündüm fakat sonradan onunda bozulabilceğini düşünüp Shift Register kullanarak sadece
kapının çıkışının ve girişinin doğruluğunu test ettim.
2. MATERYAL ve METOT
Problemin tanımı:
Entegrenin çalışıp çalışmadığının öğrenilmesi gerekiyor.Bu durumda 3 giriş ve 3 çıkış
bulunmaktadır.Girişler A,B,C olarak adlandırılırken çıkışların hepsi aynı olmaktadır ve bunlara Q
denebilir.Projede 3 giriş 3 çıkış yerine çıkışlar aynı olduğundan dolayı 3 giriş 1 çıkışlı 3 paralel devre
kurulmuştur.Devrede 4 durumda entegre test edilmektedir.Bu durumlar Shift Register adı verilen lojik
eleman ile kayıt edilerek Ve kapılarıyla sonuç öğrenilmektedir.
Kullanılacak elemanların Tanıtımı:
4082(4 girişle Ve kapısı),74HC76(J-K Flip Flop),74HC4075(Doğruluğu kontrol edilecek Veya
kapısı),7404(Değil kapısı),4015(Shift Register),4017(Decimal Counter),Led,Transistör,Buton,Direnç.
C J K Q(t) Q(t+1)
0 X X 0 0
1 0 1 0,1 0,0
1 1 0 1,1 1,0
1 0 0 0,1 0,1
1 1 1 1,0 0,1
Tablo-1: JK Flip-Flop karakteristiği

3. Sayısal Devreler, Uygulama Projesi 2016
Şekil-1:4015 Shift Register şeması
Clock Pulse
Sayısı
Giriş Çıkış
Cp D MR Q0 Q1 Q2 Q3
1 ↑ D1 0 D1 X X X
2 ↑ D2 0 D2 D1 X X
3 ↑ D3 0 D3 D2 D1
4 ↑ D4 0 D4 D3 D2 D1
↓ X 0
No
Change
No
Change
No
Change
No
Change
X X 1 0 0 0 0
Tablo-2: 4015 Shift Register karakteristiği
Şekil-2:4017 Decimal Counter şeması

4. Sayısal Devreler, Uygulama Projesi 2016
Clock Enable MR Çıkış
X X 1 Q0
0 X 0 Qn
X 1 0 Qn
↑ 0 0 Qn+1
↓ 0 0 Qn
Tablo-3:4017 Decimal Counter karakteristiği
Doğruluk Tablosu:
Bu bölümde tasarımınızın doğruluk tablosunu bütün detayıyla gösteriniz.
Giriş Çıkış
A B C Q0
0 0 0 0
1 0 0 1
0 1 0 1
0 0 1 1
Tablo-2: Doğruluk tablosu
Karnough Haritaları:
Devrede kapının çalışıp çalışmadığını kontrol edilmesi sırasında aynı anda sadece 1 giriş aktif
olmaktadır.Bu yüzden karnough haritası olmamaktadır.
Devrenin Lojik Kapılar ile Gerçeklenmesi:
Devre beklenildiği gibi çalışmaktadır.
CLK
14
E
13
MR
15
CO
12
Q0
3
Q1
2
Q2
4
Q3
7
Q4
10
Q5
1
Q6
5
Q7
6
Q8
9
Q9
11
9
1
2
8
D
15
CLK
1
R
14
Q0
13
Q1
12
Q2
11
Q3
2
clock
clock
clock
2
3
4
5
1
6
3
4
5
D
7
CLK
9
R
6
Q0
5
Q1
4
Q2
3
Q3
10
clock
9
10
11
12
13
34
10
11
12
13
D
15
CLK
1
R
14
Q0
13
Q1
12
Q2
11
Q3
2
clock
2
3
4
5
1
56
MR
MR
9
10
11
12
13
A K
GND
A K
VCC
VCC
GND
MR
Q2
BC237
12
SV2
GND
VCC
Reset
Reset
13 12
VCC
Reset
J
4
Q
15
CLK
1
K
16
Q
14
S
2
R
3
J
9
Q
11
CLK
6
K
12
Q
10
S
7
R
8
12
U5:A
7404
VCC
GND
1 2
SV1
clock
1
2
3
J2
CONN-SIL3
Şekil 3: Devre şeması

5. Sayısal Devreler, Uygulama Projesi 2016
Baskı Devresi ve Fotoğrafı:
Şekil 4: Devrenin PCB şeması ve üsten görünüşü
Devrede kullanılacak elemanlar ve toplam maliyet hesabı:
Lojik kapılar ile yapılırsa:
Malzeme Açıklama Adet Fiyat(YTL)
4017 Decimal Counter 1 adet. 0,84
74HC4075 3-girişli 3’lü VEYA kapısı 1 adet. 0,98
7476 JK Flip Flop 1 adet. 7,00
4015 Shift Register 2 adet 0,84
4082 4-girişli 2’li VE kapısı 2 adet 0,91
7404 DEĞİL kapısı 1 adet 0,49
BC237 Transistör 4 adet 0,10
Led Sonuç Belirteci 2 adet 0,14
Buton Reset 1 adet 0,17
Switch Giriş açıp kapama 2 adet 0,35
TOPLAM 14,36
3. SONUÇLAR
Simülasyon sonuçları beklediğim gibi olmadı.Fakat Simülasyon konusunda sıkıntı yok.
5. KAYNAKÇA

6. Sayısal Devreler, Uygulama Projesi 2016
1. Sayısal Devreler Ders Notları

7. Sayısal Devreler, Uygulama Projesi 2016
1. Sayısal Devreler Ders Notları