Chap9

_______________________________Chương 9 Truyền tín hiệu tương tự bằng sóng mang
số IX - 1
CHƯƠNG 9
TRUYỀN TÍN HIỆU TƯƠNG TỰ BẰNG
SÓNG MANG SỐ
η HỆ THỐNG TRUYỀN SỐ
η ĐIỀU MÃ XUNG
♦ Tín hiệu PCM
♦ Sơ đồ khối hệ thống PCM
♦ Băng thông
♦ Sai số lượng tử
♦ Tỉ số SNR
♦ Sự nén giãn
η ĐIỀU CHẾ VI PHÂN VÀ DELTA
♦ Điều chế Delta
♦ Điều chế vi phân
η IC CODEC 2914
__________________________________________________________________________________________
____
9.1 Hệ thống truyền số
Hệ thống truyền số có thể truyền tín hiệu có nguồn gốc là tín hiệu số hoặc tương tự sau
khi đã được số hóa.
- Tín hiệu tương tự (tiếng nói) sau khi được lấy mẫu bằng phương pháp PAM có thể
được đưa lên đường truyền để phát đi, nhưng một hệ thống truyền tín hiệu xung như vậy chưa
phải là hệ thống truyền số vì tín hiệu ở ngã ra thiết bị phát là những xung có biên độ khác
nhau. Để truyền được trên hệ thống truyền số, các xung PAM này phải được số hóa trước khi
được đưa ra đường truyền.
- Đường dây cáp truyền trực tiếp các mã nhị phân của hệ thống Bell có tên là T-
carriers.
- Riêng tín hiệu số từ các DTE muốn truyền trên T-carriers phải qua Modem để biến
thành tín hiệu tương tự nằm trong dải tần âm thanh rồi lại được số hóa (dĩ nhiên có dạng khác
với trước).
- Trong trường hợp muốn truyền các tín hiệu số nói trên với khoảng cách xa, người ta
có thể thực hiện đa hợp nhiều kênh rồi dùng phương pháp PSK để điều chế sóng mang siêu
cao tần để đưa lên đường truyền vi ba.
(H 9.1) là sơ đồ một hệ thống truyền số như mô tả ở trên
Điều chế Giải đc
_____________________________________________________________________________________________________
Nguyễn Trung Lập Truyền dữ liệu

số IX - 2
PSK (vi ba) PSK
↑
⏐
⏐
↓
DTE ⎯→ Modem ⎯→ Biến đổi
T-carriers
⎯⎯⎯→ Biến đổi ⎯→ Modem ⎯→ DTE
Điện thoại
(t.t.)
⎯→
ADC (số) DAC (t.t.)
⎯→ Điện thoại
Hệ thống phát Hệ thống thu
(H 9.1)
9.2 ĐIỀU MÃ XUNG (Pulse code Modulation, PCM)
PCM là một phương pháp biến đổi tín hiệu tương tự sang tín hiệu số thịnh hành nhất.
Tín hiệu tương tự được giữ và lấy mẫu tại các thời điểm xác định (điều chế PAM) trước khi
đưa vào mạch biến đổi tương tự - số (ADC) để biến đổi sang một số nhị phân có giá trị tương
ứng với biên độ của tín hiệu tương tự tại thời điểm lấy mẫu.
Trước nhất cần nhắc lại một số tính chất của PAM:
- Tần số xung lấy mẫu fs ít nhất phải bằng hai lần tần số cao nhất của tín hiệu tương tự
fm. Đây là điều kiện cần thiết để có thể phục hồi tín hiệu tương tự một cách chính xác ở máy
thu. (H 9.2b) cho thấy trường hợp fs ≤ 2fm. đưa đến sự biến dạng tín hiệu tương tự, tín hiệu
được tái tạo không có dạng của tín hiệu nguồn nữa. Đây là biến dạng aliasing.
- Băng thông nhỏ nhất của kênh truyền PAM xấp xĩ tần số fs nên:
BW ≈ 2fm.
(a) (b)
(H 9.2)
9.2.1 Tín hiệu PCM
(H 9.3) cho thấy vị trí mạch biến đổi ADC (mã hóa PCM) và DAC (giải mã PCM)
trong hệ thống truyền số.
(H 9.3)
_____________________________________________________________________________________________________

số IX - 3
(H 9.4) là một ví dụ về dạng sóng của tín hiệu số dùng số nhị phân 5 bit để mã hóa
một tín hiệu tương tự.
(H 9.4)
Trong (H 9.4) tín hiệu tương tự ở ngã vào biến đổi trong khoảng từ 0 đến 7,75V. Số
bit dùng mã hóa là n = 5 nên số mức mã hóa tương ứng là 2n
- 1 = 31. Như vậy một mức
trong mã hóa tương ứng với 7,75/31 = 0,25 V.
Với xung lấy mẫu có chu kỳ Ts ta được các mẫu xung có biên độ lần lượt là: 2,25V,
4,25V và 6,0V. Các số nhị phân tương ứng với các mẫu xung này là: 01001, 10001, 11000.
Các số nhị phân này được biểu diễn bởi các mã b4 b3 b2 b1 b0 (b0 là LSB). Dĩ nhiên ở
ngã ra là các mã nhị phân song song, các mã này có thể qua bộ biến đổi song song nối tiếp để
truyền đi theo cách truyền nối tiếp.
9.2.2 Băng thông của kênh truyền PCM
Trong PCM băng thông của kênh truyền tùy thuộc vào số bit n của tín hiệu số dùng
mã hóa các xung PAM của tín hiệu tương tự.
_____________________________________________________________________________________________________

số IX - 4
Nếu fs là tốc độ lấy mẫu, vận tốc truyền tín hiệu br ít nhất phải bằng n lần của fs:
Tốc độ bit ms 2nfnfbr =≥ (bps)
Thời gian cho một bit T
m2nf
1
br
1
==
Tần số của tín hiệu lớn nhất khi có dạng sóng vuông 101010......Trong trường hợp này
mỗi chu kỳ của tín hiệu nhận được hai bit nên tần số cơ bản lớn nhất của sóng vuông biểu
diễn số nhị phân bằng phân nửa tốc độ bit : fmax=1/2T = br/2
Vậy băng thông nhỏ nhất để thỏa đường truyền này là:
BW = br/2 = nfm
Thí dụ: Xác định tần số xung lấy mẫu nhỏ nhất fs và băng thông tối thiểu BW để
truyền tín hiệu tương tự có tần số 12 kHz bằng cách dùng số nhị phân 9 bit.
(fs )min = 2fm = 24 kHz
Tốc độ bit br = 2nfm = 2.9.12 = 216 kbps
Băng thông nhỏ nhất (BW)min = br/2 = 216/2 = 108 kHz
Qua thí dụ ta thấy để truyền tín hiệu tương tự 12 kHz băng thông cần là 108 kHz, khá
lớn so với tần số tín hiệu cần truyền. Đây là một khuyết điểm cần được khắc phục của phương
pháp PCM.
9.2.3 Sai số (nhiễu) lượng tử (Quantizing error, noise)
Phần trên cho thấy dùng một số n bít để mã hóa tín hiệu tương tự thì được 2n
mẫu biên
độ của tín hiệu (nhưng chỉ có 2n
-1 mức), khi n lớn thì số mẫu càng nhiều, khoảng cách 2 mức
liên tiếp nhỏ lại. Tuy nhiên ta không thể nào chọn n = ∞ để khoảng cách này triệt tiêu, thậm
chí cũng không được chọn n quá lớn để giảm khoảng cách mức vì sẽ đưa tới băng thông của
kênh truyền rất lớn, làm giảm số kênh truyền và ảnh hưởng rất nhiều đến những đặc tính khác
của hệ thống mà hậu quả là giá thành sẽ lên rất cao.
Nói cách khác n phải có giới hạn và sai số trong việc mã hóa là không thể tránh khỏi,
ta gọi sai số này là sai số lượng tử, nếu gọi e là khoảng cách mức (hay khoảng cách lấy mẫu)
thì sai số lượng tử lớn nhất là ± e/2.
Có thể nói hệ thống PCM có tính miễn nhiễu rất tốt nhưng nhiễu lượng tử thì đương
nhiên hiện hữu nên khi nghiên cứu các hệ thống này ta không thể bỏ qua tác dụng của nó.
Do tín hiệu tương tự trong nhiều trường hợp là loại lưỡng cực nên khi thực hiện mã
hóa người ta dùng các số nhị phân với bit MSB là bit dấu
(H 9.5.a) cho thấy sự tương quan giữa điện áp lấy mẫu va và mã nhị phân n bit tương
ứng, giả sử va giới hạn trong khoảng -Vm đến +Vm . Gọi Vp là điện áp đỉnh-đỉnh: Vp=2⏐Vm⏐
(H 9.5.b) là một ví dụ cụ thể với ⏐Vm⏐ = 5,1 V và n = 8
Khoảng cách 2 mức điện áp là : e 0,04V
255
10,2
12
V
8
p
==
−
=
Sai số lượng tử tương ứng là ± e/2 = ± 0,02 V
_____________________________________________________________________________________________________

số IX - 5
(H 9.5)
Lưu ý là trị 0 của tín hiệu nhận 2 mã có dấu + (80) và - (00), nhưng khoảng cách mức
vẫn không đổi (0,04V).
a-/ Sai số tương đối trong lượng tử hóa
Gọi q là sai số tương đối của tín hiệu trong lượng tử hóa :
q
a
n
m
a v1)(2
V
v2
e
−
==
Với va là điện áp của tín hiệu tương tự cần lấy mẫu.
Tính q theo phần trăm %
%q
a
n
m
v1)(2
100V
−
=
Ta thấy phần trăm sai số tương đối tăng lên khi va nhỏ, điều này được minh họa ở (H
9.6)
(H 9.6)
b-/ Xác định n theo %q
Từ biểu thức trên, với một giá trị %q định trước người ta có thể chọn n tối thiểu cần
thiết để thỏa mãn yêu cầu về sai số.
log2
1])v/q)(Vlog[(100/%
n
am +
=
n = 3,32 log⏐(100/%q)(Vm / ⏐va⏐) +1⏐
_____________________________________________________________________________________________________

số IX - 6
Ví dụ Tính giá trị n cần thiết để %q ≤ 10% khi va = 5% trị cực đại Vm
n ≥ 3,32 log ⏐(100/10)(1/0,05) + 1⏐ = 7,65
Ta chọn n = 8
9.2.4 Tỉ số tín hiệu nhiễu SNR
Tín hiệu trước khi lấy mẫu là tín hiệu tương tự, xác định bởi trị hiệu dụng (RMS), như
vậy để xác định được tỉ số SNR trước nhất ta hãy tính trị hiệu dụng của sai số lượng tử (tức
eRMS của nhiễu).
Xét trường hợp đơn giản tín hiệu tương tự là một đường thẳng, tín hiệu lấy mẫu (cũng
là tín hiệu ra ở máy thu) có dạng nấc thang và do đó dạng sóng của thành phần sai số là tín
hiệu răng cưa (H 9.7b)
(a) (H 9.7) (b)
Trong khoảng (-T/2,T/2) thành phần sai số lượng tử có dạng đường thẳng qua gốc tọa
độ với độ dốc
1)T(2
V
n
p
−
− nên phương trình của sai số là:
t
1)T(2
V
e(t) n
p
−
−=
và trị hiệu dụng của sai số là :
eRMS
= dtt]
1)T(2
V
[-
T
1 2
T/2
T/2
n
p
∫− −
eRMS
=
12
V
12
1
n
p
−
Thí dụ : Nếu dùng số nhị phân n = 5 bít để mã hóa tín hiệu biên độ đỉnh-đỉnh là Vp =
5V. Xác định trị hiệu dụng của nhiễu eRMS và SNR trong hai trường hợp va = 2,5V và va =
1V
- Với va = 2,5V
eRMS = 0,0451V
12
1
12
5
12
Vp
12
1
5n
=
−
=
−
SNR = 2,5/0,0451 = 55,4 = 34,3 dB
- Với va = 1V
ta được SNR = 22,17 hay 26,9 dB.
Như vậy, tỉ số SNR càng nhỏ khi giá trị của tín hiệu càng nhỏ.
_____________________________________________________________________________________________________

số IX - 7
9.2.5 Sự nén - giãn (Compressing & Expanding, vt Companding)
Việc mã hóa mà ta bàn ở trên dựa trên cơ sở quan hệ giữa điện áp và giá trị mã hóa là
quan hệ đường thẳng trong đó sự gia tăng các mức là không đổi, ta gọi hình thức mã hóa này
là PCM tuyến tính. Điểm bất lợi của phương pháp này là sai số như nhau với mọi điện áp tín
hiệu nên kết quả là với các tín hiệu có biên độ nhỏ thì SNR cũng nhỏ, nói cách khác nhiễu
lượng tử trở nên rất đáng kể khi tín hiệu có giá trị nhỏ.
Để khắc phục khuyết điểm này, người ta dùng phương pháp mã hóa theo đường cong,
cụ thể là dạng logarit, ta gọi là PCM logarit, trong cách mã hóa này tín hiệu có giá trị (tuyệt
đối) nhỏ được mã hóa với khoảng cách mức nhỏ hơn và tín hiệu có giá trị càng lớn được mã
hóa với khoảng cách mức càng lớn hơn, đường cong mã hóa có độ dốc cao ở phần đầu và bị
nén lại ở phần cuối. Đây là một quá trình nén ở máy phát và dĩ nhiên một quá trình ngược lại
được thực hiện ở máy thu để phục hồi tín hiệu, gọi là quá trình giãn. Kết quả của sự nén này
cho tỉ số SNR như nhau với mọi tín hiệu vào.
Có hai luật nén khác nhau áp dụng ở hai vùng lục địa :
- Luật µ-255 , sử dụng rộng rãi ở Bắc Mỹ, mối quan hệ điện áp vào Vin và mã (điện
áp ra Vout) có dạng :
V
V V
out
in
=
+
+
max max.log( V/ )
log( )
1
1
µ
µ
Trong đó µ = 2n - 1 ; với n = 8 ta được µ = 255.
(H 9.8.a) cho đường cong mã hóa theo luật µ-255 (vẽ theo trị chuẩn hóa của Vin và
Vout)
(a) luật µ-255
_____________________________________________________________________________________________________

số IX - 8
(b) luật A-87,6
(H 9.8)
- Luật A-87,6 được sử dụng rộng rãi ở Âu châu, mối quan hệ giữa điện áp và mã có
dạng :
- Khi ⏐Vin⏐ > 1/A V
A V
A
out
in
=
+
+
1
1
log
log
- Khi 0<⏐Vin⏐ < 1/A Vout =
A V
A
in
1+ log
Với A = 87,6
Có một số điểm giống và khác nhau giữa hai luật nói trên mà ta cần lưu ý:
- Trong cả hai luật các bít đầu tiên của mã số đều là bít dấu và có 2 mã cho trị 0.
- Trong luật µ-255 , trừ bit dấu, các bit mã bị đảo trước khi đưa ra đường truyền, điều
này đưa đến kết quả là trong từ mã chứa số bit 1 nhiều hơn (do biên độ tín hiệu nằm trong
vùng giá trị thấp thường xảy ra hơn), thuận tiện cho việc tạo đồng bộ. Đặc tuyến truyền qua
điểm gốc theo phương nằm ngang, điều này khiến cho hệ thống tránh được nhiễu kênh trống,
tức nhiễu xuất hiện ngay khi không có tín hiệu.
- Trong luật A-87,6, 3 bit ngay sau bít dấu chỉ số của đoạn thẳng mà giá trị điện áp rơi
vào (mức của điện áp), 4 bít cuối chỉ vị trí cụ thể của điện áp trên đoạn đó. Đặc tuyến truyền
đi qua điểm gốc theo phương thẳng đứng, điều này đưa đến kết quả là có nhiễu kênh trống.
9.2.6 Lụât µ-255 trong thực tế
Trong thưc tế, việc mã hóa theo luật nén µ-255 được thực hiện như sau:
Đầu tiên, mỗi tín hiệu được lấy mẫu và mã hóa bởi số nhị phân 12 bit để có đươc độ
phân giải cao. Thay vì truyền đi 12 bit này, người ta nén xuống còn 8 bit. Dĩ nhiên trong sự
nén này không thể không tạo ra sai số và sai số càng ít đối với tín hiệu càng nhỏ thì yêu cầu
xem như đã đạt được. Trong khi nén từ 12 xuống 8 bit thì bit dấu (MSB) không thay đổi, 11
bit còn lại được chia thành 8 đoạn, mỗi đoạn được biểu diễn bởi một số 3 bit (gọi là mã đoạn)
và xác định bằng cách lấy 7 trừ cho số số 0 đầu tiên của mã 11 bit
Thí dụ: mã 12 bit là s00001101010
mã đoạn là 7 - 4 = 3 = 011
Bit 1 đầu tiên sau các bit 0 sẽ không được phát đi, 4 bit theo sau ngay bit 1 này được
phát đi trọn vẹn và đó là các bit cuối cùng của mã 8 bit, tất cả các bit còn lại sẽ bị bỏ đi.
Ở máy thu khi nhận được mã 8 bit, việc đầu tiên là phục hồi lại mã 12 bit trước khi
giải mã
Thí dụ: mã 8 bit nhận được là s011 1010
lấy 7 - 3 = 4, vậy sau bit dấu là 4 bit 0, tiếp theo là bit 1 và 4 bit nguyên mẫu
mã 12 bit sẽ là s0000 1 1010 xx
Trong trường hơp này máy thu không có thông tin nào về 2 bit cuối cùng (thay đổi từ
00 đến 11). Để bảo đảm sai số là nhỏ nhất, ở máy thu người ta thay thế 2 bit này bởi 2 bit 10,
như vậy trong thí dụ trên mã 12 bit phục hồi ở máy thu sẽ là s00001101010. Nguyên tắc này
cũng được sử dụng cho trường hợp số bit bị mất thông tin nhiều hơn 2, nghĩa là các bit thay
thế luôn luôn gồm một bit 1 và các bit 0 theo sau sao cho đủ 12 bit.
Sai số tuyệt đối do sự nén tùy thuộc mã của đoạn được phát đi. Đoạn tương ứng với
giá trị cao của tín hiệu có sai số tuyệt đối càng lớn.
Bảng 9.1 cho thấy mã 12 bit ban đầu, mã 8 bit tương ứng và mã 12 bit phục hồi cùng
các đoạn tương ứng.
Bảng 9.1
_____________________________________________________________________________________________________

số IX - 9
đoạn mã 12 bit ban đầu mã 8 bit nén mã 12 bit phục hồi
0
1
2
3
4
5
6
7
s0000000abcd
s0000001abcd
s000001abcdx
s00001abcdxx
s0001abcdxxx
s001abcdxxxx
s01abcdxxxxx
s1abcdxxxxxx
s000abcd
s001abcd
s010abcd
s011abcd
s100abcd
s101abcd
s110abcd
s111abcd
s0000000abcd
s0000001abcd
s000001abcd1
s00001abcd10
s0001abcd100
s001abcd1000
s01abcd10000
s1abcd100000
Trong bảng 9.1 abcd là các bit đươc giữ nguyên để phát đi , các bit x là các bit mất đi
trong quá trình nén (đoạn 0 được thực hiện một cách ngoại lệ). Lưu ý là đoạn 0 và 1 được
phục hồi không có sai số trong khi đoạn 7 chỉ có 6 bit MSB là được phục hồi chính xác. Bỏ
qua bit dấu 11 bit còn lại tạo ra 211 = 2048 tổ hợp. Hai đoạn 0 và 1 mỗi đoạn ứng với 16 tổ
hợp khác nhau tùy thuộc giá trị cụ thể của a,b,c,d. Ở đoạn 2, 5 bít cuối abcd và x cho 32 tổ
hợp khác nhau, tuy nhiên trong quá trình nén 32 tổ hợp này chỉ cho 16 mức tương ứng, diễn tả
bởi abcd và 1, ta nói 32 mức đã được nén thành 16. Tương tự, đoạn 3 đã nén 64 mức xuống
còn 16,... và đoạn 7 đã nén 1024 mức xuống còn 16 mức. giản đồ nén theo phương pháp trên
được minh họa ở (H 9.9), giản đồ này rất gần với giản đồ lý thuyết của luật µ-255.
Kết quả của phương pháp nén cho thấy các tín hiệu nhỏ (trường hợp thưòng xảy ra) có
thể được mã hóa bởi một chuỗi liên tục các số 0, điều này khiến cho sự đồng bộ ở máy thu
gặp khó khăn, vì lý do này mà người ta đã đảo các bit, trừ bit dấu, trước khi phát đi, như đã
thấy trên giản đồ (lý thuyết) của luật µ-255.
(H 9.9)
Qua phương pháp nén thực tế ta thấy sai số gia tăng theo độ lớn của tín hiệu nhưng
phần trăm sai số thì như nhau cho các đoạn.
Công thức dưới đây được dùng để tính phần trăm sai số:
[ mức phát - mức thu ]
%sai số = --------------------------------100
mức thu
Phần trăm sai số cực đại ứng với các số nhỏ nhất trong một đoạn.
Thí dụ
Đối với đoạn 3:
Phát s00001000000
Thu s00001000010
_____________________________________________________________________________________________________

số IX - 10
% sai số = 100
66
664
*
6−
= 3,03%
Đối với đoạn 7:
Phát s10000000000
Thu s10000100000
% sai số = 100
1056
10561024
*
−
= 3,03%
9.3 ĐIỀU CHẾ VI PHÂN VÀ DELTA
Trong truyền thông để có hiệu quả cao đôi khi người ta chỉ truyền đi thông tin đặc
trưng cho sự thay đổi của tín hiệu thay vì bản thân tín hiệu đó. Ở máy thu sẽ dựa vào sự thay
đổi này để khôi phục lại tín hiệu ban đầu. Đây là cơ sở của phương pháp điều chế vi phân và
Delta.
Phương pháp này chứng tỏ có hiệu quả thực sự cao khi tín hiệu truyền có ít sự thay
đổi, ví dụ tín hiệu Video là loại tín hiệu chứa nhiều thông tin lặp lại. Thực tế cho thấy dùng
điều chế Delta cho tín hiệu âm thanh đã giảm được tốc độ bít đến 50%. Các yêu cầu về đồng
bộ giữa thiết bị thu và phát trong điều chế Delta ít hơn ở PCM, nhưng việc ghép kênh khó
khăn hơn do băng thông của điều chế Delta khá rộng.
9.3.1 Điều chế Delta
Việc truyền sự thay đổi của tín hiệu có thể thực hiện đơn giản bằng cách so sánh biên
độ tín hiệu mới lấy mẫu với biên độ của tín hiệu trước đó, phát kết quả so sánh, gọi là tín hiệu
vi phân (gồm các bit 1 hoặc 0) tới nơi thu. Bộ giải mã thu nhận sự thay đổi này và có thể cộng
liên tiếp các tín hiệu vi phân (tức là lấy tích phân) để phục hồi tín hiệu đã phát. (H 9.10) minh
họa một hệ thống điều chế Delta.
- Máy phát : Một OPAMP so sánh hai tín hiệu vào S(t), là tín hiệu cần truyền và S'(t),
là tín hiệu trễ, để tạo ra tín hiệu vi phân , tín hiệu này sau khi được làm trễ một chu kỳ đồng
hồ bởi một FFD, ta được tín hiệu e(t), đây là tín hiệu truyền tới nơi thu. e(t) có giá trị dương
khi S(t) > S'(t) và âm khi ngược lại.
- Máy thu : Tín hiệu e(t) nhận được sẽ qua một mạch tích phân để phục hồi S(t). (H
8.9.b) chỉ dạng các tín hiệu.
(a) (b)
(H 9.10)
_____________________________________________________________________________________________________

số IX - 11
9.3.1.1 Nhiễu lượng tử
Quan sát dạng sóng (H 9.10b) ta thấy khi tín hiệu vào S(t) không đổi, tín hiệu S'(t) có
giá trị thay đổi trên hoặc dưới S(t) và e(t) dao động giữa mức dương và âm. Sự sai biệt này
giữa hai tín hiêụ là nhiễu lượng tử. Thành phần nhiễu này có thể giảm bớt nếu ta giảm chiều
dài bước h (step size) và thu nhỏ chu kỳ xung đồng hồ Ts. Tuy nhiên điều này sẽ ảnh hưởng
đến băng thông của tín hiệu.
9.3.1.2 Quá tải độ dốc (Slope - overload)
Nếu tín hiệu vào S(t) ở máy phát biến đổi quá nhanh, S’(t) không theo kịp sự biến đổi
này và việc mã hóa không còn đúng, kết quả là tín hiệu phục hồi ở máy thu bị biến dạng. Ta
gọi đây là biến dạng do quá tải độ dốc (đoạn cuối (H 9.10b)).
Độ dốc của tín hiệu ra từ mạch tích phân là h/Ts.
Thành phần tần số cao nhất của tín hiệu vào phải được giới hạn để độ dốc cực đại của
tín hiệu không vượt quá giá trị này, đó là điều kiện để tránh quá tải độ dốc.
Lấy ví dụ tín hiệu vào là sóng sin : S(t) = Vm sin(2πfint)
Độ dốc của S(t) là đạo hàm dS(t)/dt :
dS t
dt
( )
= 2 π Vmfin cos(2πfint)
Độ dốc cực đại khi t = 0 và bằng
max
dt
dS(t)
= 2π Vmfin
Để tránh quá tải độ dốc, phải có :
2π Vmfin ≤ hfs
Hay fin ≤
m
s
2
hf
πV
9.3.1.3 Băng thông
Từ (H 9.10b) ta thấy tần số lớn nhất của tín hiệu e(t) trên đường truyền là fs/2 do đó
băng thông tối thiểu của đường truyền là
BW ≈
2
fs
≥ in
m
f
h
Vπ
Biểu thức cho ta xác định băng thông tối thiểu của hệ thống để tránh được biến dạng
do quá tải độ dốc.
Giá trị băng thông tùy thuộc Vm/h. Như nói trên để giảm nhiễu ta có thể giảm h,
nhưng như vậy băng thông sẽ lớn.
Thí dụ lấy giá trị cụ thể của h là 5% Vm thì Vm/h = 20 và BW = 63 fin . Kết quả cho ta
thấy băng thông của đường truyền lớn như thế nào.
Để phát sóng sin 12 kHz dùng PCM 9 bít cần băng thông 108 kHz. Ta thử tính băng
thông trong trường hợp dùng điều chế Delta.
9 bít PCM cung cấp một bước điện áp giữa các mã kề nhau là 2Vm /511. Nếu chọn h
bằng giá trị này ta tính được :
BW ≥ in
m
f
h
Vπ
= π ( 511/2) 12 kHz = 9,65 MHz
fs = 2BW = 19,3 MHz
_____________________________________________________________________________________________________

số IX - 12
9.3.1.4 Điều chế Delta có độ dốc biến đổi
Để tránh hiện tượng quá tải độ dốc, ngưới ta dùng cách điều chế Delta có độ dốc biến
đổi (Variable Slope Delta Modulation, VSDM) . Trong VSDM độ dốc của tín hiệu ở ngã ra
mạch tích phân S'(t) thay đổi theo độ dốc của tín hiệu vào, như vậy sẽ tránh được biến dạng
khi tín hiệu vào thay đổi quá nhanh.
Nguyên lý của điều chế VSDM là dùng sự biến đổi của độ dốc của tín hiệu vào để
điều khiển hệ số của mạch tích phân, nếu độ dốc của tín hiệu vào tiếp tục tăng hay giảm, hệ số
của mạch tích phân tăng hay giảm theo để làm thay đổi chiều dài bước của xung lấy mẫu,
chiều dài bước sẽ lớn khi tín hiệu vào biến đổi nhanh và nhỏ khi sự biến đổi này chậm.
(H 9.11) mô tả một hệ thống thu phát dùng kỹ thuật VSDM.
- Máy phát : Tín hiệu ở ngã ra OPAMP được đưa vào một bộ ghi dịch 3 bit, gồm 3
FFD, các tín hiệu ra ở các FF này lần lượt là e(t), e(t + Ts) và e(t + 2Ts) và các đảo của nó
được đưa vào bộ phát hiện trùng lặp gồm các cổng AND và OR. Tín hiệu ở ngã ra bộ trùng
lặp được dùng để điều khiển độ lợi một mạch khuếch đại và độ lợi này làm thay đổi hệ số của
mạch tích phân. Cơ chế của sự điều khiển này như sau: Khi độ dốc của tín hiệu vào tiếp tục
gia tăng (hoặc tiếp tục giảm) ở ngã ra các FFD xuất hiện các bít 1 hoặc 0, lúc đó bộ trùng lặp
nhận đồng thời 3 bit 1 hoặc 3 bit 0, khiến ngã ra của nó lên 1, tín hiệu này được đưa vào một
mạch so sánh với một điện áp chuẩn để tạo tín hiệu điều khiển mạch khuếch đại.
- Máy thu : ở máy thu sự vận chuyển cũng tương tự như thế.
(a) Hệ thống phát (b) Hệ thống thu
(H 9.11)
(H 9.12) minh họa một dạng sóng của tín hiệu hình sin ở ngã vào , tín hiệu vi phân e(t)
và tín hiệu tương ứng ở ngã ra bộ tích phân.
(H 9.12)
_____________________________________________________________________________________________________

số IX - 13
Trên thị trường IC điều chế và giải điều chế biến đổi độ dốc liên tục (Continuously
Variable Slope Delta, CVSD ) MC 3417 của hảng MOTOROLA có cấu tạo như sơ đồ (H
9.11) được sử dụng rộng rãi trong điện thoại. (H 9.13) là sơ đồ chức năng của IC MC 3417.
(H 9.13)
9.3.2 Điều chế PCM vi phân ( Differential PCM, DPCM)
Điều mã xung vi phân DPCM là sự kết hợp hai phương pháp : điều chế Delta và điều
mã xung. Tín hiệu vi phân e(t), có từ điều chế Delta, được phát đi theo cách điều mã xung
nghĩa là sẽ được mã hóa với 2m
mức, trong đó m là số bit của tín hiệu. Với cách điều chế này
số bit cần thiết cho việc mã hóa sẽ giảm đi rất nhiều nếu tín hiệu vào ít thay đổi, điều này dẫn
đến băng thông của kênh truyền sẽ giảm đáng kể, tuy nhiên sự quá tải độ dốc vẫn là một vấn
đề nghiêm trọng cần phải được quan tâm.
9.4 2914 COMBO chip
Để phục vụ cho việc phát tín hiệu số, các IC CODEC đã ra đời.
Có thể kể ra dưới đây một số IC đã có mặt trên thị trường:
- 2910A và 2911A là các IC mã hóa và giải mã (Codec), khi sử dụng kết hợp với IC
làm chức năng lọc 2912A.
- 2913 (20 chân) và 2914 (24 chân) là các IC vừa thực hiện mã hóa, giải mã và cả chức
năng lọc trong một chip, được gọi là combo chip.
- 2916 và 2917 là thế hệ sau, có cùng chức năng như 2913 và 2914 nhưng có it chân
hơn (16 chân).
Sau đây, chúng ta sẽ khảo sát một IC tiêu biểu: 2914.
_____________________________________________________________________________________________________

số IX - 14
9.4.1 Vận hành tổng quát
Các chức năng chính của 2914:
- Lọc dải thông tín hiệu tương tự trước khi mã hóa và sau khi giải mã.
- Mã hóa và giải mã tín hiệu âm thanh và tín hiệu của các cuộc gọi
- Mã hóa và giải mã các thông tin báo hiệu và giám sát.
- Thực hiện việc nén - giãn.
(H 9.14 ) là sơ đồ khối của 2914
(
H 9.14)
Bảng 9.2 VÀ 9.3 tóm tắt chức năng của các chân :
Bảng 9.2
Ký hiệu Tên Ký hiệu Tên
VBB
PWRO+,PWRO-
GSR
PDN
CLKSEL
LOOP
SIGR
DCLKR
DR ↓
FSR
GRDD
VCC
Power (-5V)
Power Amplifier Output
Receive Gain control
Power-down select
Master clock freq. select
Analog loopback
Receive signaling bit output
Receive variable data rate
Receive PCM highway input
Receive frame synch. Clock
Digital Ground
Power (+5V)
CLKR
CLKX
FSX
DX ↑
TSX /DCLKX
SIGX/ASEL
GRDA
VFXI+
VFXI-
GSX
Receive master clock
Transmit master clock
Transmit frame synch. Clock
Transmit PCM output
Timeslot strobe/ Buffer enable
Transmit variable data rate
Transmit signaling bit input
µ- or A-law select
Analog ground
Noninverting analog input
Inverting analog input
Transmit gain control
Bảng 9.3
_____________________________________________________________________________________________________

số IX - 15
Ký hiêu Chức năng
VBB
PWRO+
PWRO-
GSR
PDN
CLKSEL
LOOP
SIGR
DCLKR
DR
FSR
GRDD
CLKR
CLKX
FSX
DX
TSX /DCLKX
SIGX/ASEL
GRDA
VFXI+
VFXI-
GSX
VCC
Nguồn -5V ±5%
Ngã ra không đảo của mạch khuếch đại CS thu. Có thể thúc biến áp hỗn hợp hoặc trực tiếp cho tải có
tổng trở cao (đơn hay vi sai)
Ngã ra đảo của mạch khuếch đại CS thu. Chức năng giống và bổ túc cho PWRO+
Ngã vào dùng điều chỉnh độ lợi mạch CS thu. Mức tín hiệu phát có thể được điều chỉnh trên dải rộng
12 dB tùy vào điện thế ở chân GSR
Chọn giảm thế nguồn. Mức cao: 2914 ở trạng thái tác động- Mức thấp: Giảm thế nguồn
Chọn tần số xung đồng hồ thu phát chính:
CLKSEL = VBB . . . . . . . 2,048 MHz
CLKSEL = GRDD . . . . .1,544 MHz
CLKSEL = VCC . . . . . . . 1,536 MHz
Vòng tương tự. Mức TTL cao: PWRO+ nối (bên trong) VFXI+, GSR nối với PWRO-, và VFXI- với
GSX. Một tín hiệu số 0 dBm ở ngã vào DR sẽ cho ra t.h. số +3dBm ở DX
Bit báo hiệu ra từ máy thu. Ở chế độ vận tốc cố định, SIGR xuất trạng thái logic của bit thứ 8 (LSB)
của từ mã PCM của khung báo hiệu mới nhất.
Chọn chế độ vận tốc cố định hay vận tốc thay đổi để hoạt động:
DCLKR = VBB: Chế độ vận tốc cố định
DCLKR không nối với VBB : Chế độ vận tốc thay đổi, chân này là ngã vào của xung đồng hồ từ 64
KHz tới 2.048MHz (mức TTL).
Ngã vào PCM. Dữ liệu nhận vào từ chân này ứng với cạnh xuống của 8 xung đồng hồ liên tiếp.
CLKR ở chế độ vt cố định và DCLKR ở chế độ vt thay đổi
Ngã vào xung đồng bộ khung, 8 KHz/ Chốt khe thời gian, phần thu. Trong chế độ vận tốc cố định
chân này xác định khung loại báo hiệu hay không. Trong chế độ vận tốc thay đổi, chân này phải được
giữ ở mức cao trong suốt thời gian của từ mã PCM (8 bit). Phần thu sẽ đi vào chế độ chờ khi chân
này ở mức thấp trong khoảng thời gian 300ms
Mass số cho tất cả mạch logic bên trong. Không nối với GRDA
Xung đồng hồ thu chính và vận tốc bit ở chế độ vt cố định; là xung đồng hồ thu chính ở chế độ vận
tốc thay đổi
Xung đồng hồ phát chính và vận tốc bit ở chế độ vận tốc cố định; là xung đồng hồ phát chính ở chế
độ vận tốc thay đổi
Ngã vào xung đồng bộ khung, 8 KHz/ Chốt khe thời gian, phần phát. Hoạt động độc lập nhưng theo
một cách giống như FSR
Ngã ra PCM. Dữ liệu xuất ra từ chân này ứng với cạnh lên của 8 xung đồng hồ liên tiếp. CLKX ở
chế độ vận tốc cố định và DCLKX ở chế độ vận tốc thay đổi
Ngã ra: chốt khe thời gian phần phát.
Ngã vào: đồng hồ vận tốc bit phần phát. Ở chế độ vận tốc cố định, là ngã vào điều khiển đệm 3 trạng
thái. Ở chế độ vận tốc thay đổi, là ngã vào xung đồng hồ mức TTL cho phép IC hoạt động với vận
tốc bit từ 64 Kbps tới 2048 Kbps
Chân có 2 chức năng. Khi nối với VBB, cho phép chọn luật nén A-87,6. Khi không nối với VBB
chân này là ngã vào cho bit báo hiệu có mức TTL. Tín hiệu này thay thế cho bit LSB của từ mã của
các khung báo hiệu.
Mass chung cho các mạch tương tự
Ngã vào không đảo của tín hiệu tương tự
Ngã vào đảo của tín hiệu tương tự
Ngã vào tín hiệu âm thanh của mạch lọc phát. Nhận tín hiệu từ ngã ra mạch OPAMP khuếch đại đầu
vào.
Nguồn +5V ±5%
9.4.2 Độ tin cậy của IC
Khi tất cả mạch đồng hồ và nguồn đều được nối vào, Combo chip 2914 được cấp
nguồn bằng cách cung cấp xung cho ngã vào đồng bộ khung phát (FSX) và/hoặc ngã vào
đồng bộ khung thu (FSR), đồng thời áp vào chân Power Down Select (PDN ) mức TTL cao.
2914 có một reset nội khi được cấp nguồn (khi có sự gián đoạn và VBB hoặc VCC được nối
trở lại). Điều này bảo đảm tín hiệu số ra có hiệu lực và do đó duy trì sự hội nhập xa lộ PCM
của IC.
Ở phần phát, ngã ra dữ liệu PCM (DX) và Transmit Timeslot Strobe (TSX ) được giữ
ở trạng thái tổng trở cao trong khoảng thời gian của 4 khung (500µs) sau khi được cấp nguồn.
Sau thời gian trể này Combo chip đi vào chế độ vận hành, các tín hiệu DX, TSX , và tín hiệu
_____________________________________________________________________________________________________

số IX - 16
báo (signaling) được định vị ở các khe thời gian riêng. Nhờ mạch auto-zeroing ở phần phát
mạch tương tự cần khoảng 60ms để đạt trạng thái cân bằng. Như vậy, những thông tin báo
hiệu như on/off hook gần như có hiệu lực tức thời trong khi tín hiệu tương tự sẽ chỉ có hiệu
lực sau 60ms.
Ở phần thu, chân Signaling Bit Output (SIGR) cũng được giữ ở mức thấp (inactive)
khoảng 500µs sau khi cấp nguồn và giữ trạng thái không tác động này cho đến lúc được cập
nhật bởi việc nhận khung báo hiệu (signaling frame)
Để tăng độ tin cậy của hệ thống, chân TSX và DX được đưa lên trạng thái tổng trở cao
và chân SIGR giữ mức thấp khoảng 30µs sau một sự gián đoạn của xung đồng hồ chính
(CLKX). Sự gián đoạn có thể do điều kiện lỗi nào đó.
9.4.3 Chế độ giảm nguồn và chờ
Để tiết kiệm năng lượng tiêu thụ xuống tới mức tối thiểu (5 mW), hai chế độ giảm
nguồn được áp dụng cho 2914, trong đó hầu hết các chức năng của nó đều không được phép.
Ở chế độ này chỉ các mạch đồng hồ và đệm đồng bộ khung là được cấp nguồn (ở điều kiện
Enable).
Chế độ giảm nguồn được thực hiện bằng cách đặt mức TTL thấp vào chân PDN.
Chế độ chờ được thực hiện cho phần phát và thu một cách riêng rẽ bằng cách đưa chân
FSX hay FSR xuống thấp trong khoảng thời gian 300ms. Khi cả phần thu và phát đều ở chế
độ chờ thì công suất tiêu thụ khoảng 12 mW.
9.4.4 Chế độ vận tốc cố định
Chế độ vận tốc cố định xảy ra khi nối DCLKR với VBB, lúc này, các mạch đồng hồ
thu phát chính thực hiện các chức năng:
- Cung cấp xung đồng hồ chính cho mạch lọc.
- Cung cấp xung đồng hồ chính cho mạch đổi tương tự - số và ngược lại.
- Xác định vận tốc bit vào ra giữa codec và xa lộ PCM.
Trong chế độ vận tốc cố định, vận tốc bit thu phát bằng với tần số xung đồng hồ và có
một trong các giá trị 1,536, 1,544, hay 2,048 Mbps.
Xung đồng bộ thu phát (FSX và FSR) là 8 KHz dùng xác định tần số lấy mẫu và độ
rộng của nó cho phép phân biệt khung có tín hiệu báo và khung không tín hiệu báo, xung có
độ rộng 1 bit dùng cho các khung không có tín hiệu báo và xung có độ rộng 2 bit dùng cho
các khung có tín hiệu báo. Ngã ra timeslot strobe buffer enable TSX được dùng để đưa từ mã
PCM lên xa lộ PCM khi một mạch đệm bên ngoài được dùng để thúc đường này. TSX cũng
được dùng như một xung cổng bên ngoài cho mạch đa hợp thời gian (H 9.15).
Dữ liệu phát ra trên xa lộ PCM từ ngã ra DX ứng với 8 cạnh lên (↑) đầu tiên của xung
đồng hồ CLKX theo sau cạnh lên của FSX.
_____________________________________________________________________________________________________

số IX - 17
_____________________________________________________________________________________________________

số IX - 18
(H 9.15)
(H 9.15)
_____________________________________________________________________________________________________

số IX - 19
(H 9.16)
_____________________________________________________________________________________________________

số IX - 20
(H 9.16)
Tương tự, ở phần thu, dữ liệu được thu từ xa lộ PCM vào ngã DR ứng với 8 cạnh
xuống đầu tiên của xung đồng hồ CLKR. Các xung đồng hồ CLKX và CLKR được chọn bởi
chân CLKSEL và có thể có các giá trị 1,536; 1,544 hay 2,048 MHz.
Khi sử dụng nhiều kênh (mỗi IC sử dụng cho một kênh), tín hiệu FSX và FSR phải thực hiện
sự đồng bộ giữa các IC và hệ thống để bảo đảm rằng chỉ có một IC đang phát hay thu ở một
thời điểm.
(H 9.15) là sơ đồ khối và giản đồ thời gian cho hệ thống gồm có một kênh PCM dùng
2914 ở chế độ vận tốc cố định và hoạt động với tần số đồng hồ chính là 1,536 MHz. Trong
chế độ này, dữ liệu được truyền dưới dạng các xung ngắn (burst mode). Với một kênh duy
nhất xa lộ PCM chỉ tác động trong khoảng 1/24 thời gian khung.
Từ (H 9.15) có thể có các nhận xét sau đây:
- Vận tốc bit ra/vào bằng tần số xung đồng hồ chính 1,536 Mbps.
- Tín hiệu vào/ra codec là 64 kbps (=1.536KHz/24) PCM .
- Chân DX và DR chỉ tác động trong khoảng 1/24 thời gian khung (125 µs).
_____________________________________________________________________________________________________

số IX - 21
(H 9.16) là sơ đồ khối và giản đồ thời gian cho 24 kênh PCM - TDM vận hành với
xung đồng hồ chính là 1,536 MHz.
9.4.5 Chế độ vận tốc thay đổi
Chế độ này cho phép vận tốc dữ liệu vào /ra thay đổi được. Các xung đồng hồ chính
vẫn có các giá tri 1,536; 1,544 hay 2,048 MHz , được dùng cho mạch lọc và các mạch biến
đổi tương-tự-số, số-tương tự. Tuy nhiên, vận tốc tín hiệu thu/phát trên xa lộ PCM tùy vào
DCLKX và DCLKR.
Khi FSX ở mức cao, dữ liệu phát ra trên xa lộ PCM từ ngã ra DX ứng với 8 cạnh lên
(↑) đầu tiên của xung đồng hồ DCLKX. Tương tự, khi FSR ở mức cao, dữ liệu trên xa lộ
PCM vào chân DR ứng với 8 cạnh xuống đầu tiên của xung đồng hồ DCLKR. Chế độ hoạt
động này còn được gọi là chế độ ghi dịch (Shift register mode).
Trên phần phát, từ PCM cuối cùng được lặp lại trong các khe thời gian thừa trong
khung thời gian 125 µs cho đến khi chân DCLKX được cấp xung và FSX lên mức cao. Điều
này cho phép từ PCM được phát ra trên xa lộ nhiều hơn một lần cho mỗi khung. Tín hiệu báo
không cần thiết trong chế độ hoạt động này vì nó không cung cấp phương tiện để nhận dạng
khung báo hiệu.
(H 9.17) là sơ đồ khối và giản đồ thời gian cho hệ thống gồm 2 kênh PCM -TDM
dùng 2914 ở chế độ vận tốc thay đổi và hoạt động với tần số đồng hồ chính là 1,536 MHz, tần
số lấy mẫu 8 kHz và vận tốc dữ liệu thu/phát là 128 kbps.
Với tần số lấy mẫu 8 kHz, thời gian khung là 125 µs. Mỗi từ PCM 8 bit của mỗi kênh
được phát hay thu trong mỗi 125 µs. Cho 16 bit xảy ra trong 125 µs, cần đồng hồ phát thu có
tần số 128 kHz
bit
s7,8125
16bit
s125
khung
s125
x
2kãnh
1khung
x
8bit
1kãnh µ
=
µ
=
µ
kbps128
s7,8125
1
t
1
ratebit
b
=
µ
==
Tín hiệu cho phép phát /thu (FSX và FSR) cho mỗi codec tác động trong mỗi nửa thời
gian khung. Do đó, để hai IC thay phiên làm việc, tín hiệu FSX và FSR có tần số 8 kHz với
chu kỳ thao tác là 50% cấp thẳng cho một IC và lệch pha 180o
cho IC kia.
Để mở rộng hệ thống lên 4 kênh, chỉ cần tăng tần số xung đồng hồ lên 256 kHz và tín
hiệu FSX và FSR vẫn có tần số 8 kHz nhưng chu kỳ thao tác là 25%.
_____________________________________________________________________________________________________

số IX - 22
(H 9.17)
_____________________________________________________________________________________________________

số IX - 23
(H 9.17)
9.4.6 Tín hiệu báo (signaling)
Tín hiệu báo chỉ được thực hiện ở chế độ vận tốc cố định (DCLKR=VBB). Các khung
báo hiệu của phần thu và phát độc lập với nhau và được nhận diện bởi tín hiệu đồng bộ
khung có độ rộng tăng gấp đôi so với tín hiệu đồng bộ của các khung thường.
Trong thời gian của một khung báo hiệu ở phần phát, IC mã hóa tín hiệu tương tự tới
và bit LSB của từ mã PCM được thay thế bởi tín hiệu trên chân SIGX.
Tương tự, đối với khung báo hiệu ở phần thu IC sẽ chỉ giải mã 7 bit cao, bit LSB sẽ
xuất ra chân SIGR và giữ ở đó cho đến khi khung báo khác tới.
9.4.7 Vận hành bất đồng bộ
2914 có thể vận hành theo phương thức đồng bộ và bất đồng bộ trong cả hai chế độ
vận tốc cố định và vận tốc thay đổi. Theo phương thức bất đồng bộ, xung đồng hồ thu phát
được cấp từ các nguồn riêng biệt. Và để phần thu phát có thể hoạt động hoàn toàn độc lập với
nhau, trong 2914 có các mạch biến đổi số-tương tự và các nguồn tham chiếu riêng cho phần
phát và thu.
Trong cả hai phương thức vận hành, các tín hiệu đồng hồ chính, đồng hồ vận tốc bit và
chốt khe thời gian phải được đồng bộ ở đầu mỗi khung. Trong chế độ vận tốc thay đổi, CLKX
và DCLKX phải được đồng bộ ở mỗi khung nhưng có thể có tần số khác nhau. Phần thu hoạt
động tương tự và độc lập với phần phát.
9.4.8 Vòng tương tự (analog loopback)
Một đặc trưng của 2914 là có khả năng thực hiện vòng tương tự bên trong IC cho
phép người sử dụng gửi một tín hiệu kiểm tra vào mạch và nhận tín hiệu ở ngã ra. (H 9.18)
cho thấy cách nối để thực hiện vòng tương tự : ngã ra PWRO+ nối vào ngã VFXI+, GSR nối
với PWRO- và VFXI- nối với GSX. Với mạch này người sử dụng có thể thực hiện việc thử
mạch đường dây từ xa bằng cách so sánh tín hiệu số đưa vào phần thu (DR) với tín hiệu số tạo
ra ở phần phát (DX). Một tín hiệu số 0 dBm đưa vào ngã DR sẽ nhận được ở ngã ra DX một
tín hiệu có giá trị +3 dBm.
_____________________________________________________________________________________________________

số IX - 24
(H 9.18)
9.4.9 Điện thế tham chiếu chính xác
2914 có mạch tạo điện thế tham chiếu bên trong riêng cho phần phát và thu và được
điều chỉnh trước khi xuất xưởng. Các trị tham chiếu này xác định độ lợi và đặc tính của IC.
Do thực hiện bên trong IC nên nó có độ chính xác rất cao.
9.4.10 Mạch lọc phát (transmit filter)
Ngã vào phần phát là một OP-AMP có độ lợi điện thế vòng hở là 5000 và độ lợi đơn
vị cho băng thông 1 MHz , mạch này cho phép điều chỉnh được độ lợi của dải thông bằng
cách thay đổi R1 hoặc R2 (H 9.19)
(H 9.19)
Để bảo đảm chất lượng tín hiệu của hệ thống, trong IC có các mạch lọc phát dùng tụ
khóa (switched capacitor) sau đây:
- Một mạch lọc hạ thông với độ suy giãm 35 dB ở tần số lấy mẫu.
- Một mạch lọc dải thông có đặc tuyến phẳng phù hợp với dải tần của kênh D của
AT&T và chuẩn CCITT
- Một mạch lọc thượng thông có đặc tuyến dốc đứng ở 200 Hz để loại bỏ tần số 50 Hz
(60Hz) của đường dây điện và các nhiễu có tấn số thấp khác.
9.4.11 Mạch khuếch đại công suất thu
2914 có một mạch khuếch đại công suất cân bằng có thể cho hai ngã ra riêng biệt để
dùng cho chế độ vi sai hoặc chế độ đơn. Điện trở tải cho chế độ đơn là 300Ω và cho chế độ vi
_____________________________________________________________________________________________________

số IX - 25
sai là 600Ω . Công suất tín hiệu thu được điều chỉnh bởi điện áp chân GSR. Khi nối GSR với
PWRO- công suất ra tối đa và khi nối với PWRO+ công suất ra tối thiểu. Công suất thay đổi
từ 0 dB đến -12 dB khi điều chỉnh GSR giữa PWRO+ và PWRO-.
Mạch (H 9.20) cho thấy cách thiết lập độ lợi mạch ở chế độ vi sai.
(H 9.20)
Trong (H 9.20) các giá trị điện áp ở các chân:
Vo+ ở PWRO+
Vo- ở PWRO-
Vo = (Vo+) - (Vo-)
R1 và R2 là các điện trở điều chỉnh độ lợi có mối giữa nối với GSR, được chọn thỏa
điều kiện:
R1 và R2 >10 kΩ và R1 // R2 <100kΩ.
Độ lợi A của mạch khuếch đại công suất:
)/R(R4
)/R(R1
A
21
21
+
+
=
Trong thiết kế, giá trị R1 và R2 xác định từ biểu thức của A:
A1
14A
/RR 21
−
−
=
Thí dụ:
- Nếu A = 1 (công suất ra tối đa), thì
R1/R2 = ∞ hay V(GSR) = Vo- (GSR nối với PWRO-)
- Nếu A=1/2 thì R1/R2 = 2
- Nếu A=1/4 (Công suất ra tối thiểu), thì
R1/R2 = 0 hay V(GSR) = Vo+ (GSR nối với PWRO+)
Để mạch vận hành với chế độ ngã ra đơn và độ lợi đơn vị, chỉ cần nối chân PWRO-
với chân GSR và lấy tín hiệu ra ở PWRO+.
Trên đây, chỉ điểm sơ lược một số tính năng của IC, còn rất nhiều đặc tính khác mà
trong giới hạn của giáo trình không đề cập tới, độc giả có thể tham khảo thêm trong Data
book của hảng INTEL.

_____________________________________________________________________________________________________

Chap9

Recommended

Recommended

More Related Content

What's hot

What's hot (20)

Similar to Chap9

Similar to Chap9 (20)

More from Sĩ Anh Nguyễn

More from Sĩ Anh Nguyễn (15)

Chap9