More Related Content
Similar to 利用边界扫描测试和SVT改善Haswell平台主板的测试覆盖率
Similar to 利用边界扫描测试和SVT改善Haswell平台主板的测试覆盖率 (20)
利用边界扫描测试和SVT改善Haswell平台主板的测试覆盖率
- 1. 利用边界扫描测试和 SVT 改善基于 Haswell 的电脑主板的测试覆盖率
张峻
(安捷伦科技(中国)有限公司 上海 200080)
摘要:针对使用 Intel®最新一代 CPU“Haswell”开发的笔记本电脑、超极本电脑,其主板
测试覆盖率普遍低于 50%的问题,提出基于边界扫描测试结合 SVT®测试在不增加测试点的
情况下提高测试覆盖率的方案。该方案以便携型边界扫描测试仪和 SVT®测试盒为硬件,在
边界扫描测试软件中无缝集成 SVT®测试程序,结构简单、成本低廉、易于复制,适用于研
发、新品导入、量产、维修等多种环境。
关键词:Haswell;边界扫描;SVT®;测试覆盖率
中图分类号:TN407;文献标识码:A;国家标准学科分类代码:460.4030
Using Boundary Scan Test and SVT to Improve Test Coverage of Haswell Platform Based
Motherboard
Zhang Jun
(Agilent Technologies(China) Co.,Ltd., Shanghai 200080, China)
Abstract: Inaccordance withlowtestcoverage of Intel® Haswell basedmotherboardon
notebookandultrabook. Thispaperpropose touse boundaryscantestplussiliconview
technologytoimprove testcoverage withoutaddingtestpoints. The hardware isportable
boundaryscan analyzerandSVT® in-target-port,andseamlessintegrateSVTprograminto
boundary scan developmentsoftware. Thissolutionhasthe characteristicssuchassimple
structure,lowcost andeasyduplication. Itcanbe usedinmultiple environmentsuchasR&D,
NPI,massproductionandrepair.
Keywords:Haswell;BoundaryScan;SVT®;TestCoverage
1. 引言
笔记本电脑(包括平板电脑、超极本)的发展趋势呈现出 3 个特点:一方面,用户期待产
品全能互联,比如通过无线网卡连接 WIFI、3G(甚至 4G)热点网上冲浪、通过 HDMI 或
Thounderbolt 接口连接外部显示器播放高清视频、通过蓝牙和手机平板互传图片等,这样
主板上需要布置多种高速接口控制电路。另一方面,用户要求产品更轻更薄,这就促成了
内存不再使用 DIMM 插槽,而是将 BGA 封装的多颗内存芯片直接焊接在主板上的设计趋
势。最后,用户渴望更长的续航时间---并且不增加电池厚度和重量。兼具低电压、低功耗、
小而强(尺寸小功能强悍)特点的芯片成了唯一选择,而这样的芯片通常是 BGA 封装。基
于 Intel®最新的 HaswellCPU 平台的产品即是反映这 3 个特点的典型代表。
- 2. 所谓“有所得必有所失”,这样的主板设计顺应了客户的需求,却给测试工程师带来了困
扰。众所周知,功能测试只能指出模块级别的缺陷,而在线测试(in-circuit-test,简称 ICT)
作为生产线上唯一可以诊断到引脚级别的测试段,其效果和测试点数量息息相关。测试工
程师发现,而为了保证信号稳定性,硬件工程师拒绝在高速接口控制电路布置测试点;
BGA 封装的 DDR 内存颗粒使得布置测试点变成了一种奢望;想在主板上越来越多的 BGA
芯片引脚附近布置测试点成了不可能的任务。面对布置了测试点的网络数量普遍小于主板
上网络总数 50%的主板,测试工程师面临诸多挑战,例如,高速信号网络的开短路缺陷由
于没有测试点儿抓不到;测试设备(机器和夹具)本身的负载和噪声导致高速器件测试不
稳定(如 DDR3 在 ICT 上测试不稳定);越来越短的上市时间使得引脚众多功能丰富的
BGA 芯片很难在短时间内开发出测试库等。
2.边界扫描测试
为了应对这种挑战,目前流行的做法是利用便携型边界扫描(boundary scan,简称 BScan)
测试仪,作为较低测试覆盖率下有益的补充。边界扫描测试的原理本文不做赘述,其优点
有五:其一,根据“二八定律”,主板 80%的硬件成本花在了 20%的元器件上(最主要的
功能也由这些芯片实现),而这些元器件中的绝大部分是基于边界扫描测试协议的 IC(如
CPU、PCH、GPU 等)或直接连接在这类 IC 上的芯片(如 DDR3RAM),利用边界扫描测
试可以验证主板上最重要的功能芯片是否正常。其二,边界扫描测试仅需要 4 个测试点
(TCK、TMS、TDI、TDO,TRST 是可选信号)即可测试成百上千个引脚的 BGA 器件(或边
界扫描链路)是否存在硬件故障,可谓“四两拨千斤”,大大提升测试覆盖率。其三,边
界扫描测试仪身材小巧,仅需市电,不仅适用于研发人员在办公室快速验证原型机,小批
量试产时快速检测,大规模生产时单独作为测试站分担一部分测试项目(如 DDR 内存测
试、固件更新、S/N 烧录等),还能帮助维修人员精确定位故障 IC 至引脚级别提高维修效
率。其四,可将边界扫描测试仪集成于 ICT 测试机内,在 ICT 测试程序里调用边界扫描测
试程序以提高自动化率。最后,边界扫描测试程序开发简单,无需掌握 ICT 知识,也不要
制作夹具,仅利用器件的 BSDL 文件即可生成测试程序,适应产品快速上市的要求。市面
上的边界扫描测试仪品牌很多,功能大同小异,用户可从界面是否简洁直观、软件是否易
学易用、是否支持中文操作、本地化技术支持是否强大等方面多加考量。
3.SVT®原理及优点
除了边界扫描测试外,嵌入式测试(embeddedtesting)技术也是 SoC 供应商用来提高自
家芯片测试覆盖率的手段。例如 Intel®在今年发布 Haswell 的同时,也推出了名为“Silicon
ViewTechnology”(简称 SVT®)的嵌入式测试技术,帮助使用 Haswell 芯片的用户在平台
调试、电气验证、批量生产时改善测试覆盖率。由于 SVT®推出时间尚短,很多读者可能还
不是特别了解,笔者先简单介绍一下 SVT 原理及优点。
SVT®是 Haswell 平台(及后续产品)内嵌的功能测试技术,包含硬件和软件,图一为硬件
套装,包含一个测试盒、电缆和电源。其工作原理是在 BIOS 里预设 4 个检查点
(checkpoint),开机后 BIOS 运行到每个 checkpoint 暂停,SVT®程序对在此 checkpoint 之
- 4. SVT®的优点有三。一是 PCB 板上不需要布置测试点,即可实现对诸多外设接口及外设控制
芯片的测试;二是 PCB 无需进入操作系统,只要启动 BIOS,即可对其进行诊断。假如 PCB
有因内存缺陷导致的“无法开机”故障,功能测试对此无能为力,但却恰好是 SVT®的用武
之地。三是 SVT®的测试速度快,完成全部测试项仅需 1~2 分钟,而在功能测试中完成同
样测试项则需 8~10 分钟。图三是 Haswell 的设计公板(CustomerReference Board,简称
CRB)的 SVT®测试架构示意图。
图三 SVT®测试架构
4.边界扫描结合 SVT®的方案
图四是“边界扫描+SVT”的测试覆盖示意图,可以看到边界扫描测试负责电压监控、边
界扫描各项测试、DDR3RAM 测试、连接器测试等,而 SVT 负责各类外设接口测试。
- 5. 图四 “边界扫描 + SVT”测试覆盖率示意图
那么,能不能将边界扫描测试仪和 SVT®的软硬件整合到一起从而最大程度地改善测试覆盖
率呢?答案是 YES,但是有条件!笔者在本文中分享几例实战经验。
a).边界扫描测试仪的驱动能力
众所周知,边界扫描的可测性设计原则中,建议在 TCK、TMS、TDI、TDO 和 TRST 信号网
络布置上拉或下拉电阻。不同于一般采用 100 欧姆以上电阻的常规应用,Haswell 的参考
设计中使用的是 51 欧姆电阻,这就对边界扫描分析仪的驱动能力提出了要求。比如测试
CPU 时,其参考电压是 1.1V,如果仪器驱动能力不够,会出现测试程序中施加 1.1V,PCB
上只能得到 0.5V 的情况。
b).边界扫描测试时一些关键信号的处置
Haswell CPU 在边界扫描测试过程中有些信号必须保持特定状态(如 VR_EN, CATERRB 等),
否则会导致 CPU 测试结束后 PCB 掉电,PCH 也存在类似情况。这就要求开发者事先考虑到
这些,为这些信号布置测试点且边界扫描测试仪有足够数量的 I/O 端口,以备需要时方便
地驱动或测量。
c). DDR3 RAM 测试库
DDR3 RAM 测试历来是难点,因为它特别容易受测试机台负载的干扰导致测试不稳定,所
以许多 ICT 都不测 DDR3RAM。边界扫描测试仪由于结构简单负载小,可以在这里测试
DDR3 RAM,但前提是要准备合适的测试库文件。虽然各大 DDR 供应商的产品引脚分布相
- 6. 同,电气指标相近,但不意味着可以一库通吃。特别要注意的是各厂商在 latencytime 上
的细微差别,有时候这就是导致 DDR 测试失败或不稳定的原因。
d).边界扫描测试端口的单独控制
由于边界扫描测试的多是高速信号电路,为了避免测试一条链路时被其他链路干扰,边界
扫描测试仪的每个调试端口(一般都有 4 个)应该可以单独控制使能或禁止。
e).SVT®调试端口的处置
SVT®调试时需要在原型机上焊接一个 60 引脚的调试接口(debugconnector),在量产时
无需安装此接口,只要将其中 20 个引脚对应的网络布置测试点供 SVT®程序执行时使用即
可。这 20 个测试点的分布位置对程序稳定性很重要,如无丰富经验,建议采用双行程夹
具(dual stage fixture)来提高 SVT®测试的稳定性。
最后以 Haswell 设计公板“HarrisBeach CRB”为例,展示某边界扫描测试仪是如何集成
SVT®的。图五是“HarrisBeach”PCB 的简况。可以看到 PCB 只有 42%的网络有测试点。图
中蓝色方框是 HaswellCPU,红色方框是 SVT®用的调试端口 XDP(extendeddebugport)。
图六是集成后的夹具外观。图七是在边界扫描软件中调用 SVT®测试。图八是边界扫描和
SVT®的测试项目。表一显示有 4 片 PCB 在 SVT®测试失败,同样也在功能测试或 ICT 测试失
败,从而证明了 SVT®的价值。
图五 Haswell 设计公板
- 8. 图八 边界扫描和 SVT®的测试项
表一 在 SVT®测试失败的 PCB 在功能测试或 ICT 中同样失败
6.结论
利用边界扫描测试和 SVT®,一方面可以弥补 ICT 部分无法测到或被迫放弃的网络,另一方
面可以将部分项目从功能测试中移至 SVT®,从而提高了测试覆盖率。在 Haswell 平台应用
越来越广泛的今天,是一种值得推广的测试手段。