Thietke ic baigiang_02_gray

9/5/2011

1/4

1980s, VLSI xu t hi n

thi t k IC theo nhu c u.

Ph n II:

Đ ph c
t p tăng
40% m i
năm.
Nhu c u
thi t k
tăng 15%
m i năm

Field Programmable Gate Array
Application Specific Integrated Circuit
• T ng quan (1)
• Ki n trúc (2)
• Qui trình thi t k FPGA, ASIC (1)
• Gi i thi u công c thi t k và tri n khai (4)

M c ñ tích h p c a PCB trên m i die

3/4

2/4
M tñ
(Gb/cm2)
DRAM

8.5

10

DRAM (logic)

2.5

10

SRAM (cache)

0.3

1.5

Silicon, 2010
Die Area: 2.5x2.5 cm
Voltage:
0.6 V
Technology:0.07 µm

Intel 4004 (1971) - thi t k th công

T c ñ truy
xu t (ns)

M tñ
(Mgate/cm2)

Năng lư ng
(W/cm2)

Xung ñ ng h
(GHz)

Custom

25

54

3

Std. Cell

10

27

1.5

Gate

5

18

1

Single-Mask GA

2.5

12.5

0.7

FPGA

0.3

4.5

0.25

email ktmt@soict.hut.edu.vn

29


30

1

9/5/2011

4/4

1/3

ASIC ra ñ i so nhu c u v các ho t ñ ng thi t k
ngày càng tăng.

ASIC, IC chuyên d ng.
ASIC không ñ ng nh t v i custom IC.
IC chu n: ROM, RAM, DRAM, Processor, etc.
ASIC: chip cho ñ chơi bi t nói, chip cho 1 v tinh, chip
cho b x lý dư i d ng cell cùng v i m ch logic.

H i ngh các vi m ch tùy bi n theo khách hàng
c a IEEE ñưa ra các tài li u hư ng d n phát tri n
custom IC.
Thi t k = IC chu n + custom IC
T custom IC

Qui t c ph bi n: “N u m t IC xu t hi n trong
sách tra c u, thì ñó không ph i là ASIC”.

thu t ng Application Specific IC

Application Specific Standard Product.

31

1/2

2/2

ASIC ñem l i cơ h i s n xu t v i s lư ng l n;
các b ph n ñư c tiêu chu n hóa ñ nhanh chóng
tr thành s n ph m thương m i.

Có công c CAD c n thi t ñ ñ t ñư c hi u qu
trong chi n lư c thi t k :
Thi t k m c h th ng: VHDL
Thi t k m c v t lý, t VHDL t i silicon, timing closure
(Monterey, Magma, Synopsys, Cadence, Avant!)

Giá thành gi m theo s lư ng.
None Reducing Cost.
Quy trình Cost Down trong các nhà máy.

Chi n lư c thi t k : Hierarchy - phân c p;
Regularity; Modularity - mô ñun; Locality.

Hi u qu kinh t trong thi t k
Th c hi n prototype nhanh v i s lư ng th p.
Thi t k theo nhu c u, chuyên sâu, s lư ng l n.


33


34

2

9/5/2011

Ý tư ng thi t k

Thi t k là m t quá trình liên t c cân ñ i các tham
s ñ u vào, ñ ñ t ñư c hi u qu mong ñ i.

Simulink

Đ c t thi t k
Thi t k h th ng

c := a + b;
if (c == 1) then cf := 1;

Hi u năng

HDL
Gi l p

• ch c năng, th i gian, t c ñ , năng lư ng

Thi t k m c c ng

Kích thư c die

Synopsys

Thư vi n
cell

• chi phí s n xu t

T ng h p
Gi l p

Th i gian thi t k

Layout

Cadence

Ki m tra Layout

• l p l ch và chi phí nghiên c u

S n xu t

Test và Stability Test

Novelus

Ki m th chip

• l p l ch, chi phí ngu n l c, chi phí s n xu t

S n ph m

35


36

1/2

M c c ng

• ~ 25M gate
• Ph i s n
xu t v i s
lư ng c c
l nm i

M c m ch
M c thi t b

• Các cell là
FlipFlop, gate,
ho c b x
lý ñã ñư c
ñ nh nghĩa
trư c, ñư c
tái s d ng
l i,
• S n xu t
v is
lư ng 100k
s n ph m/
năm

• D a trên
công ngh
ROM/PROM,
c u t o ch
g m các l p
c ng
AND, OR và
m t s Flip
Flop.
• S n ph m
khá ñơn gi n
v i kho ng
1K gate.

FPGA
Gate Array

M c mô-ñun
ch c năng

• Thi t k r t
ph c
t p, hàng
trăm manyear

Programable Logic Device

Full Custom IC

M c h th ng

Cell Base IC

CPLD

• Các trans t o
s n th nh
m ng, và
nhà thi t k
th c hi n
vi c t o các
liên k t n i
gi a chúng
b ng cách
s d ng các
thư vi n cell
và CAD.
• S n xu t ñơn
l ñư c.

• S n xu t ñơn
l ñư c

37


38

3

9/5/2011

2/2

1/4

Phát sinh th 1:
M t khi chip ASIC càng m nh thì thi t k càng
tinh vi, ph c t p, càng ti m tàng nh ng sai sót
l n.
Các ph n m m h tr , gi l p chưa th c s
ph n ánh h t ñư c ho t ñ ng th c t c a h
th ng.
Đ ki m tra thi t k , ngư i kĩ sư bu c ph i ñ t
các nhà s n xu t s n xu t chip ñơn l và ki m
tra trên các ng d ng, môi trư ng th c
t n
th i gian, và ti n b c.
c n h n n ki m th ph n c ng nhanh chóng.

FPGA, PLD,
CPLD ñư c
x p vào nhóm
các IC l p trình
ñư c b i
ngư i dùng


39


2/4

3/4

Phát sinh th 2:
Các nhà s n xu t l n ch cung c p các chip
thông d ng trên th trư ng, v i s lư ng l n.
b qua nhu c u v các IC chuyên d ng có s
lư ng th p, nhưng t ng nhu c u thì r t l n.
Phát sinh th 3:
Ban ñ u, các chip l p trình ñư c có giá thành
khá cao và t c ñ ch m, ch s d ng trong các
phòng thí nghi m.
Khi công ngh s n xu t phát tri n vư t b c, thì
các chip l p trình ñư c ngày càng m nh và r
ng d ng ñ i trà.

Năm 1984, Ross Freeman, Bernard
Vonderschmitt, ñ ng sáng l p công ty Xillinx.
Năm 1985, Xilinx ñưa ra dòng FPGA thương m i
ñ u tiên, XC2064. Năm 2006, Freeman ñư c
vinh danh t i National Inventors Hall of Fame vì
sáng ch này.
FPGA d a trên các công ngh n n t ng như
PROM và PLD, nhưng v i ki n trúc m i hi u
qu hơn.
Các thi t k IC ñư c th nghi m prototype trên
các chip FPGA ngay l p t c
ti t ki m th i
gian và ti n b c.

40

41


42

4

9/5/2011

vs

4/4

CustomIC


FPGA

Chi phí ch t o l n

Chi phí ch t o th p

T i ưu t c ñ , năng
lư ng…

H qu : Chân tr i m i
FPGA không ch là chip prototype trong các
phòng thí nghi m, mà th c s tr thành s n
ph m thư ng m i ñ i chúng.
Th trư ng ph n c ng ñư c cung c p m t dòng
s n ph m có th thi t k và s d ng ñư c ngay.
Các công ty v a nh , các k sư ho t ñ ng ñ c
l p, không ph i l thu c vào các IC c a các nhà
s n xu t l n
t do sáng t o.

T i ưu tính năng

S n xu t l n

43

S n xu t nh


44

1/2
d ng chip ASIC prototyping

Lowest Cost
17%

...

Lowest
Power
3%

Flexibility &
Expandability
31%

Platform-based
Soft IP

EDA
Tools

Hard IP

Best
Performance
(thoughput
speed)
15%

Others

EDA
Tools

Application specific integration platform

IP-based

EDA
Tools

...

Complete
Solution
18%

System On Chip

Hard IP
Hard IP
Soft IP
Soft IP
Others

Other
3%

Easiest to
use
4%
Quality,
Reliability
9%

45


EDA
Integrator

Nguyên nhân s

1/2

Derivative
46

5

9/5/2011

RCC, Reconfigurable Computing. Ví d :
RAM, ROM, PLA, PAL.
Input: Đ a ch
Output: Giá tr
Giá tr = f(Đ a ch )
y = f(x)

FPGA v i tính ch t l p trình ñư c cao, ưu vi t, là
ñ i di n c a RCC.

Intel Core i7 die

47


48

6

Thietke ic baigiang_02_gray

Recommended

Recommended

More Related Content

Similar to Thietke ic baigiang_02_gray

Similar to Thietke ic baigiang_02_gray (20)

More from ba191992

More from ba191992 (7)

Thietke ic baigiang_02_gray