CHIPEX - SERDES
- 1. Field-Programmable" - FPGA-
מיחידות מורכב "Gate Array
של ומרשת לתכנות הניתנות לוגיות
היחידות בין ולניתוק לחיבור אמצעים
מקבלות FPGA-ה בטעינת .השונות
והן ,פעולתן לאופי הגדרה היחידות
בצורה ,אחרות ליחידות מתחברות
רכיבי .הכולל הלוגי המעגל את שמממשת
,פונקציות למגוון לשמש יכולים FPGA
לוגיים שערים כגון פשוטות מלוגיקות החל
.מורכבות ביכולות וכלה
ומתחרה כמקביל דרכו את התחיל FPGA-ה
,היכולות ,שהגודל ככל אך CPLD-ל
גם גדל ,גדלו FPGA-ה של הפעולה ומהירות
כיום .זה מסוג רכיבים של השוק נתח
כמערכות FPGA רכיבי למצוא מקובל
)SoC(. CPU מבוססי
6 של לממדים מגיעים FPGA-ה כיום
שווה LE שכל )Logic Element( LE מיליון
בעולם Gate Logic מיליון 60-לכ ערך
.ASIC-ה
Circuit( IC המצאת לאחר שנים שש
את מור גורדון תבע 1965-ב )Integrated
SerDes
FPGA-ה בעולם
בכל כי הצופה ,"מור ל"חוק שהפך הכלל
הטרנזיסטורים מספר מוכפלים שנתיים
.אחד סיליקון מצע על המיוצרים
I/O-ה טכנולוגית "מור ל"חוק בדומה
של מהירויות לתחום התפתחה Signals
באותותשימושאילצהאשרלשניהביטג'גה
.יחד ומידע שעון של ושילוב דיפרנציאלים
ומגבלות המהירות דרישת עם ההתמודדות
ארכיטקטורת ליצירת הובילה הטכנולוגיה
צמצום ,Point2Point Serial מערכת
Multidrop Bus-ה בארכיטקטורת השימוש
.לטוריים מקביליים מידע מערוצי ומעבר
כמות את להגביר המשיך "מור ש"חוק ככל
מהפשוטים מעבדים והכנסת הלוגיקה
מכל חזקים ARMs עד NIOS ,microblaze
פוסקות הבלתי והדרישות ,משפחתיהם
תעשיה את שמאלצים לביצועים להגיע
הכמעט לממדים לרדת הסמיקודקטור
פסיקאית,ומידי מבחינת אפשריים בלתי
לרדת ומצליחים נפרץ האתגר ושנה שנה
והיום ,הטרנזיסטורים של בממדים
.14nm-ל ואפילו 16nm-ל מגיעים FPGA-ה
נרכשות FPGA-ה שחברות הסיבה זאת
NETIC ,אדרי ג'ק
תעשיית של המובילות החברות ידי על
.הסמיקודקטור
תמידי במאבק נמצא הסמיקודקטור שוק
:פרמטרים ארבעה על
Performance .1
power efficiency .2
density .3
system integration .4
קווי של פתרון למציאת הובילו סיבות שתי
SerDes, RapidIO, SFI מהירים תקשורת
לעולם הממשקים ריבוי של דרישה ,האחת
לקצב פוסק הבלתי הצורך ,והשניה ,החיצון
בתים גיגה 40 ועד ג'גה 1-מ החל הנתונים
המובילות דרכים מפות להם ויש ,לשנייה
.לשנייה בתים גיגה למאות
Serializer/ מעגלי ,SerDes המושג
לנתונים סריאלי DATA ממיר Deserializer
Bit-ל המקביל BUS ממיר או ,מקבילים
.Stream
של ביט 32-ה החלפת היא מצוינת דוגמא
עם ,לשניה ביט מגה 2.112 שהשיג PCI 64
נתונים קצב המשיג PCI Express יחיד נתיב
רק באמצעות לשניה ביט ג'גה 4 של כולל
Chip Design מיוחד מוסף
ה
- 2. ,פשוטות במילות .2.5GHz-ב חוטים 4
נתונים קצבי מאפשר SerDes פרוטוקולי
בסיס מאשר אחד חוט על גבוהים מאוד
.הישנות בטכנולוגיות רחבים
ממשקי של בסיסיים סוגים שני ישנם
פרוטוקולים )SS( סינכרוני מקור :SerDes
.)CDR( פרוטוקולים שעון נתוני לשחזור
משחזרים כיצד הוא הבסיסי ההבדל
מקור סינכרוני .)Clocking( השעון את
המלווה דיסקרטית שעון אות יש ממשקים
.)Data( המועברים הנתונים את
של נכון לתכנון באתגרים מתמודדת נטיק
עבור מהירים ממשקים שדורשות מערכות
,תמונה עיבוד ,אופטית תקשורת יישומי
.ותקשורת גרפיקה ,אותות עיבוד ,וידאו
ממשק עם טכנולוגיות עשרות קיימים
שונים ליישומיים מרובה-נתיב SerDes
Serdes Framer Interface ממשק למשל
קשר ליצירת לשמש יכול הממשק :)SFI(
מעבר מהירים בממשקים שונים ממודולים
.לשניה ביט גיגה 40-ל
או )OTN( אופטית תחבורה רשת לדוגמא
מודול לבין SONET/SDH FRAMER מודול
SONET/SDH FRAMER או FEC; OTN
מהווים אלו חיבורים .חיצוני SerDes לבין
תקשורת מערכות של הטיפוסי הממשק את
ביט גיגה 80 בין נע הנתונים שקצב אופטיות
.לשניה ביט גיגה 120-ל לשניה
B8/B10 קו בקידוד משתמשים SerDes-ה
קו קידוד כגון יותר יעילים קו בקידודי או
.RapidIO Gen3 למשל B64/B62
האות של המקסימאלי הנתונים קצב בגלל
הנתונים משיעור פחות שהוא החשמלי
ולכן ערוצים של רב מספר נדרש ,האופטי
לתמוך מוגדר SFI הפרוטוקול לדוגמא
ניתן וכך .סיביות n רחב נתונים BUS-ב
.הנדרש בקצב נתונים להעביר
את לתכנן קלה בצורה לנו מאפשר FPGA-ה
MegaWizard-ה ממשקים דרך SerDes-ה
LogiCORE™ IP או ALTERA עבור
לקבוע שמאפשר XILINX עבור SelectIO™
מערוצי יותר או אחד של תצורה את
תכונת את להפעיל מאפשר וגם .השידור
דרישות בתלות הערוצים בין דינמית תצורה
.המערכת
Jack Edery is a General Manager
VLSI and IOT Division.
18 years of experience in the
semiconductoranddesignindustries,
solid experience in managing
complex design and verification
projects, with extensive experience
in ASIC & FPGA development and
design methodology. Manager at
Defense Industries, Samsung and
Intel Israel.
Chip Design מיוחד מוסף