MOSFET論文

1. 解 説 論 文
57
Fundamentals Review Vol.3 No.1
1．はじめに
MOSFETを用いた集積回路の性能が年々向上してきてい
る．現在ではRF帯域回路さえもMOSFETで構築できるよう
になってきている
（1）
．これを支えているのが MOSFETの微
細化で，現在ではチャネル長45nmの量産さえ始まっている．
このような世代になってくると，電流が流れ始める電圧，い
わゆるしきい値電圧がチャネル長によって変化するという短
チャネル効果に加えて，電流ノイズの増加等の問題が顕著に
なってきている．高性能回路設計には，このような微細化に
よって顕著になってきたデバイス特性を予測し，回路設計に
反映することが大事になってきている．これを実現するには
このような現象を正確に予測する回路モデルが重要になって
きている．
1970年代に開発された世界初のMOSFET用回路モデルは
Meyerモデルと呼ばれ，トランジスタ特性を外部電圧の関数
として記述している
（2）
．これは，1960年代にC. T. Sahによっ
て導かれたドリフト近似，すなわちキャリヤは外部電圧で決
まる電界にのみ比例するという近似に基づいている
（3）
．これ
によって，反転層が形成された状態では，トランジスタ特
性は外部電圧の関数として記述できることになる．Meyerモ
デルは，カリフォルニア大バークレー校
（UCB）
で開発され，
世界中で広く使われているモデルBSIMに継承されている．
BSIMには，モデルの近似によって生じた様々の問題を回避
する方策が講じられている
（4）
．
Meyerモデルの基になっているドリフト近似では，近年の
微細化MOSFETの特性をもはや正確に特性を記述できなくな
り，
これを打開すべく，
デバイス物理に従った表面ポテンシャ
ルモデルの開発が始められた
（5）
．本来のデバイス物理に基づ
くドリフト・拡散モデルでは，ポアソン方程式から計算され
る外部電圧によって誘起されるMOSFET内のポテンシャルを
用いてデバイス特性を記述することになる．特に，表面のポ
テンシャルのみを考慮するので，表面ポテンシャルモデルと
呼ばれる．
2．回路シミュレーション
1970 年代に UCB の Pederson 教授のグループによって世
界 初 の 回 路 シ ミ ュ レ ー タ SPICE
（Simulation Program with
Integrated Circuit Emphasis）
が開発された．これは，多くのト
ランジスタから成る回路を，ヤコビ行列で記述し，この行列
式を解くことによって回路の性能予測を実現した画期的な開
発であった
（6）
．
この原理を，図1に3個のデバイスから成る回路について
示した．回路シミュレータは，これらのデバイスをつなぐ4
個のノード電位
（V1，
V2，
V3，
V4
（アースとする）
）
をキルヒホッ
フの法則を満足するように求める．これらのノードの電位は，
ノード間を流れる電流
（I11，I12，I13．
．
．
）
によって決まる．つ
まり回路シミュレータはネットワーク全体として矛盾のない
回路設計用先端MOSFETモデルの進化
ー Meyerモデルから表面ポテンシャルモデルへの推移ー
Advanced MOSFET Model for Circuit Simulation
‒ History from Meyer to Surface-Potential-Based Model ‒
三浦道子 Mitiko MIURA
三浦道子 正員 広島大学先端物質科学研究科
E-mail mmm@hiroshima-u.ac.jp
Mitiko MIURA, Member (Advanced Sciences of Matter, Hiroshima University, Higashi-
Hiroshima-shi, 739-8530 Japan)
Fundamentals Review Vol.3 No.1 pp.57-65 2009年7月
アブストラクト これまで産業界をけん引してきたMOSFETの微細化を推進することが難しくなってきている．これは，
微細化によって達成された高性能化を有効に利用する用途が限られてきたことのほかに，微細化によって応用を難し
くするMOSFETの特性が顕著になってきたことが挙げられる．一方，エコ社会の実現には，低消費電力回路設計へ
の要求が高い．これを実現するには，MOSFETの微細化は避けて通れない．1970年代に回路シミュレータが開発
されて，たくさんのトランジスタを複雑に組み合わせて様々な性能を持った回路が設計できるようになった．このと
き以来長く用いられてきたのが，Meyerモデルで，様々の近似を用いてトランジスタ特性を簡潔な式で記述している．
しかし複雑な特性を呈する微細MOSFETにはモデルの精度が不十分になってきた．そこでトランジスタ特性を物理
原理に基づいて記述する，表面ポテンシャルモデルが開発され，モデルの主流になりつつある．この変遷をMOSFET
特性に基づいて解説する．
図1 回路のネットワーク図

2. 58 Fundamentals Review Vol.3 No.1
ように，ノードの電位をニュートン法によって求める数値計
算ソフトといえる．
過渡解析では，単に電流だけでなく外部電圧によって誘起
される電荷も電流応答にかかわってくる．これを記述してい
る物理式は，電流連続方程式から導かれ，一般には下記のよ
うに記述する
    a0
a a0
d
d
Q
I t I t
t
 
（1）
ここで大事な役割を果たすのが，与えられた電圧に対してど
れだけ電流が流れるか，またどれだけ電荷を誘起するかを記
述したモデル式，いわゆる回路モデルということが分かる．
回路モデルの精度が設計を正確に予測するための鍵を握る．
3．Meyerモデル
MOSFETの模式図を図2
（a）
に示す．ゲート，
ソース，
ドレー
ン，バルクの4端子からなり，ゲート電圧Vgs を変化させるこ
とによって酸化膜下に蓄えられる電荷の量を変え，ドレーン
電圧Vds をかけることによって，これをドレーン電極に取り
込む仕組みになっている．世界初のMOSFET用回路モデル，
Meyerモデルでは図2
（b）
に示すように，MOSFET内を流れる
ドレーン電流Ids と主なキャパシタンスから構成されている．
それは，式
（1）
を
    a0
a a0
G,S,D,B
d
d
b
b b
Q V
I t I t
V t


 

 （2）
と記述していることによる.ここで電流式にはドリフト近似
が用いられており，キャリヤはソースとドレーンにかかる電
場によって流れるとして，Ids の解析式が導かれている．
ds
d
I W qn
dy



（3）
ここでポテンシャルφはソースからドレーンまで外部電圧に
よって変化する量である．ポテンシャルはソース端ではゼロ，
チャネルの終わりではドレーン電圧と等しくなると仮定し，
ガウスの法則
ox ox Si Si S
E E Q
 
   （4）
を適用すると，有名なSahの式
（3）
  2
ds ox th ds ds
1
2
gs
W
I C V V V V
L

 
  
 
  （5）
が導ける．これがMeyerモデルの基になり，BSIMでも踏襲
されているドリフト電流式である．
ここで明らかになってくることは，式(5)はVds の負の二次
関数なので，Vds が大きくなるとIds が減少してくることであ
る．もう一つの問題はこの式では，Vgs がしきい値電圧Vth に
達したら電流が流れ始めることである．このため，この記述
法をしきい値電圧モデルとも呼ばれる．
実際には図3に示すように，サブスレッショルド領域でも
微小ながら電流は流れる．
図3に示すように，ドリフトモデルは強反転領域のみに有
効で，サブスレッショルド領域や弱反転領域では破たんして
いる．これを補うためにBSIMでは別の式をスムーズにつな
げて，すべての電圧について拡張している．このしきい値電
圧モデルは世界中で広く使われている．それは，デバイス特
性が外部電圧の関数で記述されているため，特性そのものを
容易に予測することができることによる．しかし問題として
は，ドリフト近似という強反転領域のみに有効な式を拡張し
ているので，必然的にモデルパラメータと呼ばれる，実測値
を再現するためのフィッティングパラメータが増え続けてい
ることと，式をつなぎ合わせているため，高次の微分に不連
続が生じる等の問題が顕著になってきていることが挙げられ
る．
回路の低電圧動作の実現には，動作電圧を下げると同時に，
しきい値電圧を下げる必要がある．更に強反転領域から弱反
転領域を使うことになってくる．一般にアナログ回路は主に
弱反転領域を用いて設計される．この領域ではドリフトモデ
ルはもはや有効ではなく，電流からキャパシタンスに至るす
べてのMOSFET特性を正確に記述することは困難になってく
ることが容易に想像される．
（a）
（b）
図2 MeyerモデルのMOSFET記述
図 3 ドレーン電流Ids のゲート電圧Vgs 依存性 サブスレッ
ショルド領域ではドリフト項ではなく拡散項が支配する．

3. 59
Fundamentals Review Vol.3 No.1
シャルを図6に示すように，それぞれφS0，φSL と呼ぶ．
回路シミュレーションではデバイス内の情報はなく，それ
ぞれのノードでの情報として認識する．したがって，電荷は
チャネル内電荷分布をチャネル内，つまりy について積分す
ることによって得られる．また，反転層電荷と，キャリヤ速
度の積をチャネルに沿って積分するとチャネル内を流れる電
4．表面ポテンシャルモデル
デバイスの基本方程式を表1に記す．ポアソン方程式は，
ポテンシャルとキャリヤ濃度の関係を記述する．第2の方程
式は，電流密度が電界によって支配されるドリフト項とキャ
リヤ濃度のこう配によって支配される拡散項によって記述で
きることを示す．第3式の電流連続方程式は過渡応答を記述
しており，式(1)の形で回路シミュレータSPICEが解く．し
たがって回路モデルとは，
電流，
電荷，
キャパシタンスという，
いわゆるデバイス特性の電圧特性を解析的に記述したものと
いえる．
図4にこれらの式に含まれるポテンシャルφをMOSFETの
深さ方向の関数として示す．特に表面のポテンシャルφの値
を表面ポテンシャルφs と呼ぶ．
図5にポテンシャルがこう配を持つことによって誘起され
る電荷を示す．反転層電荷Qi は表面から数nmのところに形
成される反転層内に集まっている．この厚さはチャネル長と
比べると無視できるとしてデバイス特性の解析式を導く．こ
れをcharge-sheet近似と呼ばれる(7)
．これに反して空乏層電荷
Qb は表面ポテンシャルφs の関数で広がっていく．
それぞれの電荷はチャネル方向の表面ポテンシャルφs(y)
の関数として記述できる．表面ポテンシャルφs は，ポアソン
方程式と式(4)とガウスの法則から導かれる以下の式
（6）
を解いて得られる．ここでφf は擬フェルミを表し，ソース
端でゼロ，ドレーン端でドレーン電圧 Vds となる．gradual
channel近似，すなわちチャネル方向のポテンシャル変化は，
深さ方向のポテンシャル変化に比べると緩やかと仮定する
と，ポアソン方程式はソース端とドレーン端とで独立にチャ
ネルの深さ方向のみに対して解けばよいことになる．上式
をソース端とドレーン端で別々に解いて得られる表面ポテン
D A
i
n
p
n p
n p
n
: :
:
: :
:
: MOS
: MOS
: :
: :
: :
: :
:
Si
q
N N
n
n
p
n p
k T
j j
D D




 
ポテンシャル 電子の電荷
シリコンの誘導率
ドーナー濃度 アクセプター濃度
真性シリコンキャリア濃度
のフェルミポテンシャル
のフェルミポテンシャル
電子濃度 ホール濃度
ボルツマン定数 絶対温度
電子の電流密度 ホールの電流密度
電子の移動度 ホールの移動度
電子の拡散係数 p
0
:
: :DC
: :
I I
Q t
ホールの拡散係数
電流; 電流
誘起電荷密度 時間
図4 MOSFETの深さ方向のポテンシャル分布 表面ポテン
シャルφS の定義を示す．
図5 MOSFETの深さ方向のポテンシャル分布とこれによって誘
起される電荷 Qi：反転層電荷；Qb：空乏層電荷；Qg：ゲー
ト電荷．
図6 チャネル方向のポテンシャル分布のうちで基本的デバイス
特性を記述するために必要な二つのポテンシャルを示す ソー
ス端のポテンシャルφS0；ドレーン端φSL.
表1 デバイスの基本方程式
D
i
n
p
n
n
n
:
:
:
:
: MOS
: MOS
:
:
:
:
:
:
:
Si
N
n
n
p
n
k
j
D
I
Q
�
�
�
�
�
�������������
��������
������������
������������
�����������
�����������
���������������
�����������
����������
����������
��������
��������������
���������
A
p
p
p
0
:
:
:
:
:
:
:
:DC
:
q
N
p
T
j
D
I
t
�
�����
��������
�����
����
��������
�������
��������
��
��

4. 60 Fundamentals Review Vol.3 No.1
流式が得られる．電荷積分値をノード電圧で微分するとキャ
パシタンスが得られる．この関係を図7に示す．
最終的なデバイス特性を記述する解析式は，ソース端ポテ
ンシャルφS0 とドレーン端ポテンシャルφSL の関数になる．表
面ポテンシャルモデルでは，この二つのポテンシャルの値を
正確に求めることが大きな課題となる．
図8に表面ポテンシャルφs と電荷をゲート電圧Vgs の関数と
して示す．フラットバンド電圧Vfb，しきい値電圧Vth を境に
特性が変化する様子が分かる．
図 9 には 9 個の独立なキャパシタンスを Vgs の関数として
示す．図8のポテンシャル変化とこのキャパシタンスを比較
すると，様々の電圧条件に対応したポテンシャルの変化が，
デバイス特性を決定していることが分かる．Vgs がしきい値
電圧 Vth を超えると，反転層電荷がほぼ直性的に増え続け，
Cbx(dQb/dVx) を除くキャパシタンスはすべて増加する．Vds
=1VのときにVgs が1.5Vより大きな値で，キャパシタンスが
増加するのは線形領域に入ったことを意味する．
ドレーン電流はドリフト項と拡散項から成り立っている．
この式をcharge-sheet近似，すなわち反転層の深さ方向の分布
は無視できるとするドリフト・拡散式をソース端からドレー
ン端までチャネルに沿って積分すると，以下に示す電流式が
得られる:
（7）
上式のφS0 とφSL にそれぞれに2ΦB と2ΦB+Vds を代入し，しき
い値電圧の定義式を用いると，ドリフト近似を仮定した式(5)
のSahの式が得られる．この意味することを図10に示す．ド
リフト近似は，表面ポテンシャルφS0 をしきい値電圧を与え
る2ΦB に固定し，φSL を2ΦB とドレーン電圧の和に固定して得
られることが分かる．
ポアソン方程式をガウスの法則を用いて解くと，表面ポテ
ンシャルが求められる．こうして計算されたポテンシャルか
ら，反転層電荷，空乏層電荷や電流が，与えられた外部電圧
の関数として計算される．ここで大事なことは，強反転領域
以外，例えば弱反転領域ではドリフト項と拡散項の両方の寄
与を考慮しないといけないということで，このためには，表
面ポテンシャルモデルが必然的になってくる．表面ポテン
シャルモデルでは，しきい値電圧などの定義はなく，電流の
サブスレッショルド領域から強反転まで自動的にスムーズに
計算できる．図11でMeyerモデルと表面ポテンシャルモデル
で計算したキャパシタンスを比較する．しきい値電圧は電流
が流れ始める電圧を定義しており，回路動作を知る上で大事
な量となっている．しかし，微細MOSFETではこれを定義
する目安が明らかでなくなってきており，これとともにしき
い値電圧モデルも精度を失っている．一般にサブスレッショ
ルド領域はデバイスパラメータを敏感に反映することが知ら
れている．したがって，この領域をデバイス物理にしたがっ
て記述することは今後ますます重要になってくる．HiSIM
（Hiroshima-university STARC IGFET Model）
は以上の原理に基
図7 外部電圧によって誘起される電荷とデバイス特性の関係
図8 表面ポテンシャルのゲート電圧依存性 およそしきい値
電圧以上からφS0 とφSL のかい離が始まる．
図9 9個の独立な真性キャパシタンスのゲート電圧依存性

5. 61
Fundamentals Review Vol.3 No.1
づいて開発された世界初の回路シミュレーション用表面ポテ
ンシャルモデルである
（8）
〜
（10）
．以後，HiSIMにしたがって解
説を進める．
5．先端MOSFET特性ー RF回路用モデル
微細化によってMOSFETは進化してきた．トランジスタ性
能としては，トランジスタが応答できなくなる周波数，カッ
トオフ周波数は 100GHz を悠に超えている
（11）
．この特性に
よって，IT産業をけん引している通信機器さえも，MOSFET
で実現できるようになってきている．実際には，高性能RF
回路をMOSFETで設計することは容易なことではない．それ
はバイポーラトランジスタと比べて，MOSFETではノイズが
大きいし，スイッチング速度も劣ることが挙げられる．
このような状況下で，MOSFETの性能を最大限利用し，必
要な回路性能を出すためには，MOSFETの詳細な特性を正確
にモデル化し，回路設計に考慮することが必要になる．この
ような特性としては，下記の3点が挙げられる：
1．Non-Quasi-Static特性
2．高調波ひずみ特性
3．ノイズ特性
以下に特性の起源やモデル化について解説する．高周波帯域
で顕著になるこのような特性はいずれも，キャリヤがソース
からドレーンに向けて流れていく過程で誘起される現象で，
これを正しくモデル化するには，チャネル内のキャリヤの挙
動を考慮する必要がある．この世代になると，MOSFET 特
性を外部電圧で記述したしきい値電圧モデルでは不十分で，
ソースからドレーンまでのポテンシャル分布を考慮できる表
面ポテンシャルモデルが真価を発揮できるモデル領域である
ことを述べる．
5．1 Non-Quasi-Static効果
Vds を一定に保ち，Vgs をスイッチオンさせたときのドレー
ン電極に流れる電流Ids の時間応答を調べる．スイッチオンの
スピードが遅い場合を図12
（a）
に，早い場合を図12
（b）
に示
す．これから分かることは，スイッチ速度の遅い場合は，変
化する電圧に対応して電流が流れるが，早い場合は応答する
電流に遅延が生じていること．この遅延の原因は，Vgs に対し
てトランジスタ内に十分なキャリヤが集まってくるより早く
外部電圧が変化するため，キャリヤが即座にドレーンに出て
行けない様子を表している
（12）
．このトランジスタの応答は式
（1）
に書かれているように，
    a0
a a0
d
d
Q
I t I t
t
 
と表され，第1項を伝導電流
（conductive current）
，第2項を変
位電流
（displacement current）
と呼ぶ.ここでIa0 は，時間変化し
ている電圧のある時間にかかった電圧に対して流れる電流，
つまりstaticな電流を表し，Qa0 は電荷密度を表す．これは更
にMeyerモデルでは
    a0
a a0
G,S,D,B
d
d
b
b b
Q V
I t I t
V t


 


と表される．つまり電荷の応答は電圧変化と同時に起こると
する．このような近似をquasi-static
（QS）
，
準静的近似と呼び，
一般に回路シミュレーションで用いられている．電流のみな
らず，キャパシタンス
（dQ/ qV）
が電流応答を決める大事な役
図10 表面ポテンシャルの電圧依存性と，ドリフト近似で用い
られている表面ポテンシャルの比較
図11 MOSFETの代表的なキャパシタンスを
（a）
Meyerモデルと
（b）
HiSIMで比較 ドリフト近似に基づくMeyerモデルは,電圧
に対してスムーズに変化しない．
（a） （b）
図12 MOSFETのスイッチング特性 （a）
ゆっくりスイッチし
た場合
（tr=80ps）
の電流応答と,
（b）
速くした場合
（tr=20ps）
の応答
の違いを比較.
（a） （b）

6. 62 Fundamentals Review Vol.3 No.1
割を担っていることが分かる．
デバイスが高速にスイッチされると，キャリヤが応答でき
る速さを超えてくる．つまり高速動作では，電荷を満たすた
めに必要な時間が無視できなくなってくる．この状態はNon-
Quasi-Static
（NQS）
効果と呼ばれ，デバイス特性の限界を駆使
するRF回路シミュレーションでは，キャリヤ応答の遅延が
モデルに考慮されなければならない．QS近似では，図13に
示すように，電圧変化がなくなったときに電流にジャンプが
生じる．これに対して，キャリヤの走行時間を考慮するとス
ムーズに変化していく．
図14にYパラメータのシミュレーション結果を示す．NQS
効果が顕著な状態で回路を動作させると，正しい予測ができ
ない．実際にNQSモデルを使う周波数の目安は図14に示す
ように，おおよそ周波数がカットオフ周波数の3分の1に以
上になったときといえる
（13）
．
5．2 高調波ひずみ
周波数fの信号をMOSFETに入力すると，入力周波数の整
数倍のところにも信号が出力される．これは高調波ひずみと
呼ばれ，MOSFET 応答の非線形性に由来する．ひずみ強度
は，電流の高次の微分に比例しており，一次微分を第1高調
波HD1，二次微分をHD2，三次微分をHD3と呼ぶ．したがっ
て高調波ひずみの正確な予測には，モデルが高次微分に対し
て正確であればいいことになる．ここに，すべての電圧領域
に対して単一モデルで記述されている，表面ポテンシャルモ
デルの良さが明らかになる．ドリフト近似に基づくモデルで
は，モデル式が限られた領域でしか有効でないため，幾つか
の式をつなげて，全体のバイアス条件に対応するように工夫
されている．この場合，異なる式のつなぎ目では，必ずしも
デバイス特性が正確に記述されているとはいえない．これに
対して表面ポテンシャルモデルは，すべての電圧条件に対し
て有効なポアソン方程式に基づいているので，自動的に高次
の微分の精度が保障される仕組みが本来備わっている．
図15にf =1kHzのときの高調波ひずみ測定値をドレーン電
圧Vds=0.1Vに固定し，ゲート電圧Vgs の関数として示した．特
徴的な特異点が観測される．図16に高調波ひずみと移動度の
微分値を比較した．これから分かるように，高調波ひずみは
キャリヤの動きが決定している．高調波ひずみに観測される
特異点は，移動度を決定するメカニズムが変わってくる点と
いえる．Vgs=0.6V辺りの特異点は，キャリヤがクーロンから
フォノン散乱支配に切り替わることによる．HD3に観測され
るVgs=0.3V辺りの特異点は，ドリフトによって移動するキャ
リヤがクーロン散乱の支配を受け始める点を意味しているこ
とが分かる．
回路でドレーン電圧が負になると電子はソースに向けて流
れる．Vds がゼロをまたいで変化するアナログ回路では，ソー
ス電圧とドレーン電圧を同時に上げ下げする動作が起こる．
このような回路性能を正しく予測するためのモデルテストと
してGummel対称性テストがある．図17に示すように，高次
Vgs=1.5V rise/fall time=20ps
図13 キャリヤの遅延を考慮しないモデル
（QS）
と考慮したモデ
ル
（NQS）
の比較
図15 周波数10kHzのときの高調波ひずみ
（HD1，HD2，HD3）
の測定値とHiSIMの計算結果を比較
図14 Y パラメータの実測値とHiSIMの計算結果の比較 左半
分はゲート抵抗を考慮した場合，
右半分は考慮しない場合を示す．
QSとNQSの違いはおおよそfτ
（fτ/3）
のときに顕著になる．
図16 高調波ひずみの特異点
（縦線で表示）
の原因をVds の低い場合に
ついて示す

7. 63
Fundamentals Review Vol.3 No.1
微分に対しても完全対称性を守ることが要求されている．
高調波ひずみ特性は，周波数が高くなると異なる挙動をし
てくる．図18にHD1，
HD2，
HD3を異なる周波数で比較した．
周波数が高くなると，キャリヤの動きがひずみ特性を支配す
るのではなく，キャリヤの応答遅延が支配してくる．図19に
は，入力シグナルの振幅の関数としてHD1とHD3をプロット
した．ここではデシベルで表示している．一般にHD1とHD3
を延長した交点をIP3
（Intercept Point）
と呼び，この値が大き
ければデバイスの線形性が高いことを意味する．HD3の傾き
が本来HD1の3倍あるはずのところが，キャリヤ遅延のため
に小さくなっている
（14）
．これを再現するにはNQSモデルを
用いる必要がある．
5．3 ノイズ特性
デバイスの微細化はノイズの増加を招いている．更に高周
波では様々の要因でノイズが更に増加している．MOSFETで
観測される主なノイズとしては図20に示すように，
1．1/fノイズ
（1/f Noise）
2．熱ノイズ
（Thermal Noise）
3．誘起ゲートノイズ，Cross-Correlationノイズ
（Induced-Gate Noise，Cross-Correlation Noise）
が挙げられる．様々なノイズはそれぞれ異なるメカニズムで
発生し，図20からも分かるように周波数依存性も異なる．1/f
ノイズの起源はキャリヤのゲート酸化膜でのtrap/detrapによ
るキャリヤ数の揺らぎと，これによる移動度の揺らぎに起因
すると説明され，低周波領域で支配的となっている．熱ノイ
ズは比較的高い周波数で観測され，周波数に依存しないとい
う特徴を持ち，チャネル内散乱によるキャリヤ数の揺らぎで
説明されている．Induced-Gateノイズはかなり高周波でしか
観測されない．周波数の二乗で増加する特性を持っており，
チャネル内で発生するノイズがゲートキャパシタンスを介し
てゲート電極にノイズとして誘起されることによる．更に
Cross-Correlationノイズは，ゲートに誘起されたゲートノイズ
と熱ノイズとして観測されるチャネルノイズとの相互作用に
よるノイズを表す．これら2種類のノイズはデバイスが大き
くなると大きくなり，小さくなると小さくなる特徴を持つ．
以下図 21
（a）
〜
（c）
に 1/f ノイズ，熱ノイズ，Induced-Gate ノ
イズの実測値とHiSIMを用いた計算結果を比較する
（15）
〜
（17）
．
これらのノイズモデル式は，キャリヤのチャネル内分布
を積分することによって得られる．最終的な式はキャリヤの
ソース端濃度とドレーン端濃度で記述でき，この値に依存す
るキャリヤの移動度も，ノイズ強度を決定する大事な要因に
なっている．したがって，
ノイズモデルには，
モデルパラメー
タとしては1/fノイズを決定しているゲート酸化膜のトラップ
密度と移動度の影響の強さを表すパラメータのみである．ノ
イズでは，電流が多く流れるとInduced Gateノイズを例外と
して，ノイズは増加するということが基本原理となっている．
図17 HiSIMを用いた電流のGummel対称性テスト結果
図18 高調波ひずみの周波数依存性
図19 IP3の実測値シミュレーション比較
図20 ノイズ強度の周波数特性

8. 64 Fundamentals Review Vol.3 No.1
6．おわりに
MOSFETの微細化は様々の恩恵をもたらす．
しかし同時に，
好ましくない特性が顕著になってきており，回路シミュレー
ションを用いた性能予測が重要になってきている．これには，
高精度回路モデルが要求されることになり，従来のMeyerモ
デルでは不十分になってきた．これに伴って，物理原理に基
づく表面ポテンシャルモデルへの進化を余儀なくされてき
た．この両者のモデルの違いを明らかにし，表面ポテンシャ
ルモデルでは，デバイス特性がその原理に基づいて記述でき
ることを解説した．
（平成21年5月7日受付 平成21年5月27日最終受付）
文 献
（1） B. Razavi, “CMOS technology characterization for analog and RF
design,” IEEE J. Solid-State Circuits, vol.34,no.3, pp.268-276,
March 1999.
（2） J. E. Meyer, “MOS models and circuit simulation,” RCA Rev., vol.
32, pp. 42-63, March 1971.
（3） C. T. Sah, “Characteristics of the metal-oxide semiconductor
transistors,” IEEE Trans. Electron Devices, vol. 11, no.7, pp.
324-345, July 1964.
（4） BSIM 4.0.0 MOSFET Model, Userʼ s Manual, Department of
Electrical Engineering and Computer Science, University of
California, Berkeley California, 2000.
（5） M. M.-Mattausch, U. Feldmann, A. Rahm, M. Bollu, and D.
Savignac, “Unified Complete MOSFET model for analysis of
digital and analog circuits,” IEEE Trans. comput.-Aided Des. Integr.
Circuits Syst., vol.15, no. 1, pp.1-7, Jan. 1996.
（6） L. W. Nagel, SPICE2: A computer program to simulate
semiconductor circuits, Memorandum No. UCB/ERL-MS20,
Electronic Res. Lab., University of California, Berkeley, May 1975.
（7） J. R. Brews, “A charge-sheet model of the MOSFET,” Solid. State
Electron., vol. 21, pp. 345-355, 1978.
（8） M. M.-Mattausch, H. J. Mattausch and T. Ezaki, The Physics And
Modeling of MOSFETs: Surface-potential model HiSim, World
Scientific Pub. Co. Inc., Singapore, 2008.
（9） M.M.-Mattausch, N. Sadachika, D. Navarro, G. Suzuki, Y. Takeda,
M. Miyake, T. Warabino, Y. Mizukane, R. Inagaki, T. Ezaki, H. J.
Mattausch, T. Ohguro, T. Iizuka, M. Taguchi, S. Kumashiro, and
S. Miyamoto, “HiSIM2: Advanced MOSFET model valid for RF
circuit simulation,” IEEE Trans. Electron Devices, vol.53, no.9, pp.
1994-2007, Sept. 2006.
（10）H. J. Mattausch, M. Miyake, T. Yoshida, S. Hazama, D. Navarro,
N. Sadachika, T.Ezaki, and M. M.-Mattausch, “HiSIM2 ciruit
simulation,” IEEE Circuits Devices Mag., vol.22, no.5, pp.29-38,
Sept./Oct. 2006.
（11）H. Kawano, M. Nishizawa, S. Matsumoto, S. Mitani, M. Tanaka,
N. Nakayama, H. Ueno, M. M.-Mattausch, and H. J. Mattausch, “A
practical small-signal equivalent circuit model for RF-MOSFETs
valid up to the cut-off frequency,” IEEE Int. Microwave Sym.
Digest, pp. 2121-2124, June 2002.
（12）D. Navarro, Y. Takeda, M. Miyake, N. Nakayama, K. Machida, T.
Ezaki, H. J. Mattausch and M. M.-Mattausch, “A carrier-transit-
delay-based nonquasi-static MOSFET model for circuit simulation
and its application harmonic distortion analysis,” IEEE Trans.
Electron Devices, vol. 53, no. 9, pp. 2025-2034, September 2006.
（13）S. Jinbou, H. Ueno, H. Kawano, K. Morikawa, N. Nakayama, M.
M.-Mattausch, and H. J. Mattausch, “Analysis of non-quasistatic
contribution to small-signal response for deep sub-um MOSFET
technologies,” Ext. Abs. Int. Conf. Solid-State Devices and
Materials, pp. 26-27, Nagoya, Sept. 2002.
（14）Y. Takeda, D. Navarro, S. Chiba, M. M.-Mattausch, H. J. Mattausch,
T. Ohguro, T. Iizuka, M. Taguchi,S. Kumashiro, and S. Miyamoto,
“MOSFET harmonic distortion analysis up to the non-quasi-
static frequency regime,” The IEEE Custom Integrated Circuits
Conference, pp. 827-830, San Jose, Sept. 2005.
（15）S. Matsumoto, H. Ueno, S. Hosokawa, T. Kitamura, M. M.-
Mattausch, H. J. Mattausch, T. Ohguruo,S. Kumashiro, T.
Yamaguchi, K. Yamashita and N. Nakayama, “1/f-noise
characteristics in 100nm-MOSFETs and its modeling for circuit
simulation,” IEICE Trans. Electron., vol. E88-C, no.2, pp. 247-254,
Feb. 2005.
（16）S. Hosokawa, D. Navarro, M. M.-Mattausch, and H. J. Mattausch,
“Gate-length and drain-voltage dependence of thermal drain noise
in advanced metal-oxide-semiconductor-field-effect transistors,”
Appl. Phys. Lett., vol.87, 092104, Aug. 2005.
（17）T. Warabino, M. Miyake, D. Navarro, Y. Takeda, G. Suzuki, T.
Ezaki, M. M.-Mattausch, H. J. Mattausch, T. Ohguro, T. Iizuka, M.
Taguchi, S. Kumashiro, and S. Miyamoto, “Analysis and compact
（a）
（b） （c）
図21 代表的なMOSFETで観測されるノイズの測定値とHiSIMの計算結果の比較

9. 65
Fundamentals Review Vol.3 No.1
modeling of MOSFET high-frequency noise,” International
Conference on Simulation of Semiconductor Processes and Devices,
pp. 158-161, Monterey, Sept. 2006.
三浦道子
（正員）
1980広島大大学院博士課程了，理博．1981ドイツ，
マックス・プランク固体物理学研究所研究員，1984
シーメンス中央研究所入社．主管研究員を経て1996
広島大・工・教授．改組により1998広島大大学院先
端物質科学研究科極微微細デバイス工学研究室教授．
HiSIM 研究センター，センター長，IEEE フェロー，
Distinguished Lecturer．