Chace memory adalah memori berkapasitas kecil dan berkecepatan tinggi yang berfungsi mempercepat kinerja prosesor dengan membantu transfer data dari memori utama. Terdapat beberapa organisasi chace seperti direct-mapped, fully associative, dan set-associative, yang masing-masing memiliki mekanisme akses dan algoritma penggantian data. Waktu akses dan rasio hit/miss menjadi faktor penting dalam unjuk kerja chace memory, yang terkait dengan arsitektur prosesor yang digunakan.

1. Chace Memory
Universitas Indonesia Timur
Program S1 Teknik Informatika
FIKOM

2. Pertemuan ini menjelaskan:
Latar belakang diperlukan chace memory
Cara kerja chace memory
Desain dan arsitektur chace memory
Organisasi chace memory

3. Chace Memory
Merupakan memori berkapasitas kecil tetapi berkecepatan
tinggi, yang dipasang di antara prosessor dan memori utama.

4. Mengapa chace
Memory DDR SDRAM PC 2700 memiliki clock speed 333
MHz, sementara prosessor Athlon 64+ memiliki clock speed
1800 MHz.
Perkembangan kecepatan prosessor ternyata tidak diimbangi
dengan peningkatan kecepatan memori.
Akibatnya proses pembacaan data dari memori relatif lebih
lambat bila dibandingkan dengan kecepatan prosessor.

5. Mengapa chace
Chace memory dapat mempercepat kinerja prosessor karena
membantu transfer data dari memori utama.
Memory yang terletak pada inti prosessor dikenal dengan
nama CPU internal chace (chace memory level satu)
Sedangkan chace memory yang terletak pada motherboard
dikenal dengan nama CPU external Chace (chace level ke
dua)

6. Desain dan Organisasi Chace
Memory
CPU
Utama
Chace
Bus

7. Desain dan Organisasi Chace
Control Unit
Arithmetic Logic Unit
Wait Kontrol Data Alamat
Bus Processor
Chace Elemen
Hit/miss logic Memori
Memori Chace
Kontrol Data Alamat
Bus sistem

8. Organisasi Chace
1. Direct-mapped (dipetakanlangsung)
2. Fully associative (asosiatif penuh)
3. Set-associative (asosiatif kelompok)

9. Direct Mapped
Organisasi chace yang dipetakan langsung hanya memerlukan
satu kali perbandingan untuk setiap akses ke chace
Chace menyimpan satu tag perbaris dalam larik tag-nya.

10. Fully Associative
Memecahkan masalah konflik alamat dengan resiko
memperbanyak implementasi rangkaian perangkat keras
untuk membandingkan tag terhadap semua baris chace.
Alamat dibagi dua bagian yakni bit rendah dan bit tinggi.
Digunakan prinsip LRU (least recently used)

11. Group Associative
Satu kelompok terdiri atas beberapa baris.
Bit alamat bagian tengah menentukan kelompok baris di
mana suatu blok ditempatkan.
Memudahkan implementasi teknik LRU

12. Algoritma pergantian
LRU (least recently used)
FIFO (first in first out)
LFU (least frequently used)
Random

13. Unjuk kerja
unjuk kerja chace berkaitan langsung dengan organisasi yang
diterapkan.
Membandingkan chace dalam arsitekturnya.
Beberapa prosessor menerapkan sistem chace tunggal
(dimiliki data/instruksi) – arsitektur princeton.
Sistem prosessor lain menggunakan chace ganda (1 chace data
& 1 chace instruksi) – arsitektur harvard

14. Waktu akses
 Organisasi data dalam chace ada dua jenis kemungkinan
proses :
1. Suatu kata (word), data/instruksi ditemukan dalam chace
memory. (kena/hit)
2. Bila kata yang diperlukan tidak ada dalam chace
(luput/miss)

15. Waktu akses
Rasio kena (h):
H=(jumlah perujukan yang berhasil)/(jumlah rujukan)
Rasio luput (m):
M=(1-h)
M=miss (rasio luput)
H=hit (rasio kena)

16. Waktu akses
Waktu akses rata-rata :
Ta=tc + (1-h) tm
Ta=waktu akses rata-rata
Tc=waktu akses chace
Tm=waktu akses ke memori utama
Bila Prosessor mengakses dari memori utama, perlu
tambahan waktu akses sebesar tm (1-h)

17. Waktu akses
Bila persamaan ta disusun ulang :
Ta=tc {1/k + (1-h)}
K = (tm/tc)

18. Memori nyata dan memori maya
Sistem operasi dengan perangkat keras menciptakan dua jenis
alamat : alamat nyata dan alamat maya.
Program menggunakan alamat maya
Pengendali sistem memori memerlukan alamat nyata.

19. Chace alamat maya
Pengendali chace tidak perlu menunggu selesainya proses
translasi alamat sebelum mulai memeriksa alamat dalam
chace sehingga pasokan data dapat lebih cepat diberikan.

20. Chace alamat nyata
Jika chace eksternal dirancang untuk prosessor yang memiliki
unit pengelola memori internal, alamat yang dikirimkan oleh
prosessor telah merupakan alamat hasil translasi.
karena semua alamat untuk ruang alamat-nyata tunggal, maka
data ditinggalkan dalam chace saat SO memindahkan kendali
dari satu aplikasi ke aplikasi lain.