第5章触发器

第5章触发器
2
目录
5.1 概述
5.2 触发器的结构与工作原理
5.3 触发器工作特性
5.4 触发器的逻辑功能及相互转换
5.5 触发器应用举例
5.6 用MultiSim2001分析JK触发器
本章小结

第5章触发器
3
作业
5-3
5-12，
5-13 Q1，Q10，Q12，
5-17

第5章触发器
4
5.1 概述
 在数字系统中，不但要对数字信号进行算术运
算和逻辑运算，而且需要将数据和运算结果等
信息保存起来，这就需要具有记忆功能的逻辑
单元。
 能够存储1位二进制数字信号的基本单元电路叫
做触发器。
 触发器是构成各种复杂数字系统的基本逻辑单
元。

第5章触发器
5
5.1 概述
 触发器的分类
 功能分类：
RS型触发器
JK型触发器
D型触发器
T型触发器
T 型触发器

第5章触发器
6
结构分类：
 基本（RS)
 同步（RS)
 主从 (RS、JK)
 边沿 (维持阻塞、CMOS边沿）

第5章触发器
7
5.2 触发器的结构与工作原理
5.2.1 基本RS触发器
1. 电路组成
如图所示，两个与非门交叉耦合或首尾连
接就构成了基本RS触发器。

第5章触发器
8
 定义Q＝1、Q＝0为1状态，
 Q＝0、Q ＝l为0状态。
D
S 为（直接）置位端或
置1端，低电平有效。
D
R 为（直接）复位端或
置0端，低电平有效。
2. 工作原理

第5章触发器
9
3 . 逻辑功能
（1）置1功能
当时，电路为置1状态。
（2）置0功能
（2）保持功能
（2）不定状态
当时，电路为不定状态下。
0, 1
D
D
S R
 
0, 1
D D
R S
 
1, 1
D D
R S
 
0, 0
D D
R S
 

第5章触发器
4. 波形图
阴影部分表
示不定状态

第5章触发器
11
 为了以后分析方便，规定：触发器在接收信
号之前所处的状态称为原态/初态，用Qn表示
；触发器在接收信号之后建立的新的稳定状
态，叫做次态/新态，用Qn+1表示。
 显然，触发器的次态 Qn+1是由输入信号和原
态Qn的取值情况所决定。

第5章触发器
12
特性表
RS触发器特性方程
5. 特性表、特性方程
1 1 0 0
1 1 1 1
1 0 1 0
1 0 0 0
0 1 0 1
0 1 1 1
0 0 0 不定 1*
0 0 1 不定 1*
SD RD Qn
Qn+1
保持
置‘0’
置‘1’
1
Q Q
0
n n
S R
SR

 
 约束条件

第5章触发器
13
6. 或非门组成基本RS触发器
 基本RS触发器也可以用两个或非门构成，其逻
辑电路图和逻辑符号如下所示，其直接置位端
和复位端高电平有效。
输入高电
平有效

第5章触发器
14
7. 基本RS触发器动作特点
在任何时刻，输入都能直接改变输出的状态。
例：根据输入波形画出状态输出波形。
0 Q,Q 1

D
D
S 和R 同时为同时为

第5章触发器
15
小结：分析触发器
1. 置位和复位端及其有效状态。
2. 特性表（特性方程）。
3. 动作特点。

第5章触发器
16
5.2.2 同步RS触发器
 在一个较复杂的数字系统中，当采用多个触发
器时，往往要求各个触发器的翻转在时间上同
步，因此需引入一个公用的同步信号，使这些
触发器只有在同步信号到达时才按输入信号改
变输出状态。通常称此同步信号为时钟脉冲信
号，简称时钟，用CP表示。
 将具有时钟控制的触发器称为时钟触发器。

第5章触发器
17
G1、G2组成基本RS触发器，G3、G4组成输入控制
电路。
1. 同步RS触发器电路结构
逻辑符号

第5章触发器
18
2. 工作原理
S D
D R
和：异步置位端和异步复位端。
CP时钟脉冲未到，即CP=0时，G3,G4门被封锁，
无论S、R端加什么信号它们输出全是1，触发器保
持原来状态不变。
在CP=1时，R、S的变化才能引起触发器翻转。

第5章触发器
19
(2) S = 1，R = 0 ， Qn+1=1
0
0
1
0
1
0
(3) S = 0，R = 1， Qn+1 =0 (4) S = R= 1
(1) S = R = 0，Qn = Qn+1
禁用
1
1
0
1
0
1
3. 逻辑功能

第5章触发器
20
特性表
保持
保持
输入高电平有效
置1
置0
不定
CP高电平有效

第5章触发器
21
RS触发器特性方程
1
Q Q
0
n n
S R
SR

 
 约束条件

第5章触发器
22
4. 动作特点
 在CP=1的全部时间里S和R的变化，都将引起触
发器输出端状态的变化。
 如果CP=1期间内输入信号多次发生变化，则触
发器的状态也会发生多次翻转，这降低了电路
的抗干扰能力。
 存在空翻问题。

第5章触发器
23
 同一时钟脉冲作用期间，引起触发器发生两次以
致多次翻转的现象，叫空翻。
5. 空翻现象

第5章触发器
24
 同步RS触发器存在空翻现象，为了提高抗干扰
能力，克服空翻，希望一个CP脉冲作用期间Q
只改变一次。
 采用以下结构形式：主从型、边沿型。

第5章触发器
25
5.2.3 主从触发器
1. 主从RS触发器
（1）电路组成
由两个同样的同步RS触发器加一个反相器组
成，构成主触发器和从触发器。
主触发器从触发器

第5章触发器
26
（2）工作原理
 CP=1时，主触发器根据S、R的状态翻转，从触发
器保持原来的状态不变。
 CP从1返回0时，主触发器状态在CP=0期间不再改
变，从触发器按照与主触发器相同的状态翻转。
延迟输出
CP:1->0时,输出
发生变化。

第5章触发器
27
（3）逻辑功能
 主从RS触发器和同步RS触发器的特性表相
同，但工作时序不同。主从RS触发器在CP
由1→0时，根据CP＝1期间S、R的状态而改
变状态。工作时序图见图。

第5章触发器
28
（4）工作时序图
Q’
Q’
阴影部分表
示不定状态

第5章触发器
30
2. 主从JK触发器
 在主从RS的触发器中，R、S信号仍存在约束，
当R=S=l时，触发器出现不定状态。
 主从JK触发器可以解决主从RS触发器对输入信
号的约束问题。

第5章触发器
31
（1）电路图
由主从RS触发器增加
两条反馈线构成。

第5章触发器
32
（2）工作原理
 CP=1，主触发器根据J、K状态而动作，从触发
器保持；
 CP=0，从触发器根据主触发器的状态进行输出。
J=K=0, Qn+1= Qn
J=0, K=1, Qn+1 = 0
J=1, K=0, Qn+1 = 1
J=K=1, Qn+1=Qn

第5章触发器
33
当J＝K＝l时，可分两种情况来讨论：
 第一种情况是Qn＝0。这时门G8被Q端的低电平
封锁，CP＝1时仅G7输出低电平信号，故主触发
器置1。
 CP＝0以后从触发器也跟着置1，即Qn+1＝1。
1
1
0
1
1
0 1
0
0
1
1
0

第5章触发器
34
 第二种情况是Qn＝1。此情况与第一种情况刚好
相反，CP=1时主触发器被置0。CP＝0时从触发
器跟着置0，故Qn+1＝0。
 综上可知，当J＝K＝1时，CP下降沿到达后触
发器将翻转为与初态相反的状态。

第5章触发器
35
（3）特性表
保持
置1
置0
翻转
CP由1->0时
输出动作

第5章触发器
36
（4）时序图
在CP=1期间，如果输入波形未发生变化，则可根
据下降沿时的输入信号来确定输出状态。

第5章触发器
37
在CP=1期间，如果输入波形发生变化，则不能根据
下降沿时的输入信号来确定输出状态。
J=K=0，输出应保持，但由于
出现过J=1所以输出被置1.

第5章触发器
38
3.主从触发器动作特点
1、触发器的状态更新分两步动作：
• 第一步：主触发器接收信号，使Q’改变；
• 第二步：从触发器接收主FF的状态，使Q改变。
2、因为主触发器仍为同步触发器，所以CP=1期
间，输入信号都对Q’起作用，若输入发生过变化，
则CP下降沿时，Qn＋1取决于CP＝1期间信号的变
化过程。

第5章触发器
39
第4章 4.2
（1）在CP=1的全部时间里，输入信号都对主触发器
起控制作用。
（2）在CP=1期间若输入信号发生过变化，必须考虑
整个CP=1期间主触发器状态的变化过程才能确定从
触发器的次态。
使用主从结构触发器注意：

第5章触发器
40
（3）只有CP=1期间输入信号未发生过变化的条件
下，用CP下降沿到达时输入的状态决定触发器的
次态才是正确的。
（4）主从JK触发器存在一次变化问题。
使用主从结构触发器注意：

第5章触发器
41
5.2.4 边沿触发器
 为了进一步增强触发器的抗干扰能力，提高工
作的可靠性，希望触发器的次态仅仅取决于CP
的上升沿或下降沿到来时刻输入信号的状态，
而在此之前的或之后输入信号状态的任何变化
对触发器的次态都没有影响。
 这种触发器即为边沿触发器。

第5章触发器
42
特点
 触发器的次态仅仅取决于CP信号沿（上升沿或
降沿）到达时刻输入信号的状态。CP信号沿之
前和之后输入状态的变化对触发器的次态没有
影响。
 提高了可靠性，增强了抗干扰能力。
常用结构：
 维持阻塞结构的边沿触发器；
 利用CMOS传输门的边沿触发器；

第5章触发器
43
1. 维持阻塞结构D触发器（自学）
上升沿触发
电路结构保证CP由低电平跳变为高电平后，无论D的状
态如何改变，Q的状态只取决于CP上升沿D端的状态。

第5章触发器
44
2. 利用CMOS传输门的边沿触发器
(1) 电路组成
4个传输门，4个反相器组成主、从FF。但其与
TTL主从FF的动作特点完全不同。
TG 1、3分别为主从触发器的门控， D为输入。

第5章触发器
45
（2）工作原理
CP TG1 TG4
0 通断
TG2 TG3
1 断通
传输门工作状态表

第5章触发器
46
 当CP由0→1（上升沿）时，TG1、TG4由导通变
为截止，TG2 、TG3由截止变为导通，主触发
器FF1构成的触发器，将CP上升沿到来前一瞬间
D的状态存储起来。
 同时主、从触发器已连通，从触发器接收主触
发器的状态，使输出为D。

第5章触发器
47
（3）逻辑符号
“>”为表示边沿触发器，前面无‘。’表示上升沿
触发，有‘。’表示下降沿触发。
上升沿触发

第5章触发器
48
（3）带有异步置位端的D边沿触发器
逻辑符号

第5章触发器
49
第4章 4.2
触发器逻辑符号比较
CP
CP
CP
CP
同步型，高电平工作主从型，CP:1->0触发
边沿型，下降沿触发
边沿型，上升沿触发

第5章触发器
50
5.3 触发器的工作特性（自学）
5.3.1 触发器的脉冲工作特性
1. 建立时间
2. 保持时间
3. CP脉冲宽度

第5章触发器
51
5.3.2 触发器的主要参数
1. 静态参数
（1）电源电流
（2）输入短路电流
（3）输入漏电流
（4）输出高、低电平
2. 动态参数
（1）平均传输时间
（2）最高时钟频率

第5章触发器
52
5.4 触发器的逻辑功能及相互转换
 触发器还可按照逻辑功能的不同特点，把时钟
控制的触发器分为RS触发器、JK触发器、T触
发器、T´触发器和D触发器等几种类型。
 触发器描述方法：特性表、特性方程、状态转
换图。

第5章触发器
53
1. RS 触发器
（具有置0、置1、保持功能）
2. 特性方程:
1. 特性表
3. 状态转换图

第5章触发器
54
2. JK 触发器
（具有置0、置1、保持、翻转的全功能）
1. 特性表
3. 状态转换图
2. 特性方程: n+1 n n
Q Q Q
J K
 

第5章触发器
55
3. D 触发器
Qn+1=D
1. 特性表
3. 状态转换图
2. 特性方程:

第5章触发器
56
4. T 触发器与T 触发器
（1）T触发器
保持
翻转
2. 特性方程: n+1 n n
Q Q Q
T T
 
1. 特性表 3. 状态转换图

第5章触发器
57
 T触发器逻辑符号

第5章触发器
58
（2）T'触发器
T触发器的输入端接逻辑“1”时构成T触发器。
仅具有计数功能（翻转功能）。
T’特性方程
n+1 n n
Q Q Q
T T
 
T触发器特性方程
n+1 n
Q Q


第5章触发器
59
5.4.2 触发器逻辑功能的转换
 将具有某种逻辑功能的触发器，在其输入端加
一转换电路（组合逻辑电路），可完成另一待
求FF的逻辑功能。通常采用触发器特性方程比
较的方法进行设计。
转换
电路
已有
触发器
Q
Q
输入
CP
待求
触发器

第5章触发器
60
1. 从D触发器到JK触发器的转换
比较两种触发器的特性方程:
Qn+1=D
n+1 n n
Q Q Q
J K
 
n n
D Q Q
J K
 

第5章触发器
61
2.从D触发器到T触发器的转换
n n
D Q Q
T T
 
Qn+1=D
n+1 n n
Q Q Q
T T
 

第5章触发器
62
3. D触发器转换为T′触发器
n+1 n
Q Q

Qn+1=D
n
D Q


第5章触发器
63
4. 从JK触发器到D触发器的转换
n+1 n n
Q Q Q
J K
 
J D
K D


n+1
Q D

n+1 n n
Q Q Q
D D
 

第5章触发器
64
5. 从JK触发器到T、T´触发器的转换
若令T＝1，即J＝K＝1，则变为T´触发器
n+1 n n
Q Q Q
T T
 
n+1 n n
Q Q Q
J K
 
J K T
 

第5章触发器
65
5.5 触发器应用举例
 例5-1 设计一个举重裁判逻辑电路

第5章触发器
66
5.6 用Multisim2001分析JK触发器
 分析74LS109双JK边沿触发器

第5章触发器
67
 仿真结果

第5章触发器
68
基本要求
 重点掌握：
1.各种触发器(RS、JK、D、T、 T)的逻辑功能及
其描述方法(特性表、特性方程）。
2.基本RS、同步RS、边沿结构触发器的动作特点。
3.已知电路图及输入信号波形，写出电路的次态函
数式并画输出信号波形。
4. 触发器的逻辑功能分类及其转换
 电路结构：只要求基本RS触发器和同步RS触发器

第5章触发器

Recommended

Recommended

More Related Content

Featured

Featured (20)