Документ описывает организацию и работу памяти процессора i8086, включая ее сегментацию, типы адресов и структуры регистров. Он также рассматривает различные типы прерываний, методы доступа к устройствам ввода-вывода и особенности представления данных в памяти. В документе подробно объясняются функции регистров, включая регистры общего назначения, сегментные регистры и регистр флагов.

1. Память представляется в виде линейной
последовательности байт.
Для обращения к памяти ЦП (совместно с
внешней схемой) формирует шинные сигналы
MEMWR# (Memory Write) и MEMRD# (Memory
Read) для операций записи и считывания
соответственно.
Логически память разбивается на сегменты
размером по 64 Кбайт.
Организация памяти i8086

2. Физический адрес РА (physical address)
памяти, поступающий на шину адреса
разрядностью 20 бит, состоит из двух
16-битных частей – адреса сегмента (Seg) и
исполнительного адреса ЕА (executive
address), суммируемых со смещением на 4
бита.
Сдвиг адреса сегмента на 4 бита влево
эквивалентен его умножению на 16, т.е.,
физический адрес
РА = 16 × Seg + ЕА.

3. 015
0000 СМЕЩЕНИЕ
0000СЕГМЕНТ
20-битный физический адрес
015
019
СУММАТОР
ЕАЕА
PAPA
+
SegSeg × 16
=

4. Исполнительный, или эффективный адрес
может быть константой, содержимым регис-
тров, ячейки памяти или суммой нескольких;
величин (например, двух регистров и
константы), но эта сумма является 16-
разрядной (перенос игнорируется).
Поэтому, физический адрес никогда не
перейдет границу 64-килобайтного сегмента, на
начало которого указывает используемый
сегментный указатель.
С сегментацией памяти связаны понятия
ближнего и дальнего адреса (вызова,
перехода).

5. При ближнем (Near), внутрисегментном
обращении доступ к требуемой ячейке осущ-ся
только указанием смещения, а адрес сегмента
опр-ся текущим содержимым соответствующего
регистра сегмента, т.е постоянен.
При дальнем (Far), межсегментном обращении
указывается полный адрес: 16-байтное значение
сегмента (загружаемое в сегментный регистр) и
16-байтное смещение. Дальние обращения
выполняются медленнее (из-за пересылок
большего количества байт адреса).

6. ЦП может обращаться к одному байту памяти,
слову, состоящему из двух байт, и двойному
слову (4 байта). байт
7 6 5 4 3 2 1 0
Слово А
А А+1
15 8 7 0
Двойное слово А
А А+1 А+2 А+3
31 24 23 16 15 8 7 0

7. При размещении слова в памяти байт с
адресом, соответствующим адресу слова,
содержит его младшую часть (Low), следующий
байт содержит старшую часть (High). Слово
может размещаться в памяти как по четному
(Even), так и по нечетному (Odd) адресу.
Двойное слово обычно используется для
хранения полного адреса, и в нем распола-
гается сначала слово смещения (в порядке L, Н),
а затем сегмента (в том же порядке).
Сегментация памяти и порядок L, H являют-ся
характерной чертой процессоров Intel.

8. Регистры ЦП i8086
Для кратковременного хранения данных
можно использовать регистры ЦП, доступные
из машинных программ.
Доступ к регистрам осуществляется намного
быстрее, чем к ячейкам памяти, что уменьшает
время выполнения программ.
Все регистры i8086 имеют размер слова , т.е.
16 разрядов. За каждым регистром закреплено
определенное имя.

9. По назначению и способу использования
регистры делятся на следующие группы:
• регистры общего назначения
(AX, BX, CX, DX, SI, DI, ВР, SP);
• сегментные регистры
(CS, DS, SS, ES);
• указатель команд
(IP);
• регистр флагов
(Flags).

10. AX – accumulator, аккумулятор;
BX – base, база;
CX – counter, счетчик;
DX – data, данные;
X – eXtended, расширенный
Регистры общего назначения
AH ALAX
BH BLBX
CH CLCX
DH DLDX
SI
DI
BP
SP
SI – source index, индекс источника;
DI – destination index, индекс приемника;
BP – base pointer, указатель базы;
SP – stack pointer, указатель стека.

11. Эти регистры можно использовать в любых
арифметических, логических и т. п. машинных
операциях. Так, можно сложить число из DI с числом
из регистра SP, вычесть из содержимого регистра ВР
содержимое регистра СХ.
Но каждый из регистров имеет специализацию, так
как некоторые команды требуют, чтобы их операнды
обязательно находились в определенных регистрах.
Так, команда деления требует, чтобы первый
операнд (делимое) находился в регистре АХ или АХ и
DX, а команды управления циклом используют регистр
СХ в качестве счетчика цикла.

12. Регистры АХ, ВХ, СХ, DX состоят из двух 8-
битных половин, к которым можно обращаться
по именам АН, ВН, СН, ОН (старшие байты –
High) и AL, BL, CL, DL (младшие байты – Low).
В РС модификаторами адреса (замены адреса,
указанного в команде, на исполнительный адрес)
могут быть только регистры ВХ, ВР, SI и DI.
Регистр SP используется при работе со стеком
– хранилищем информации. Первым из стека
всегда считывается элемент, записанный в стек
последним. Он должен быть в регистре SP.

13. Сегментные регистры
CS
DS
SS
ES
СS – code segment, сегмент команд;
DS – data segment, сегмент данных;
SS – stack segment, сегмент стека;
ES – extra segment, дополнительный
сегмент.
Они используются для сегментирования адресов, т.е.
модификации адресов, в целях сокращения размера
команд. Ни в каких арифметических, логических и т. п.
операциях эти регистры не могут участвовать. В них
можно только записывать, либо считывать из них.

14. В соответствии с принятыми соглашениями в
регистре CS должен находиться начальный
адрес сегмента команд - той области памяти,
где расположены команды программы.
Регистр DS должен указывать на начало
сегмента данных, в котором размещаются
данные программы.
Регистр SS должен указывать на начало
области памяти, отведенной под стек.

15. Регистр “Указатель команд”
d
instruction pointer,
указатель команд
IP
CS
IP
d
сегмент команд
текущая команда
В регистре IP всегда находится
адрес команды, которая должна
быть выполнена следующей.
Это адрес, отсчитанный на d от
начала сегмента команд, на начало
которого указывает регистр CS.

16. В результате абсолютный адрес этой
следующей команды определяется
содержимым регистров CS и IP. Изменение
любого из этих регистров есть переход.
Поэтому содержимое регистра IP
(как и регистра CS) можно менять только
командами перехода.

17. Регистр флагов
Flags
Флаг - это бит со значением 1 (флаг установ-
лен), если выполнено некоторое условие, и
значение 0 (флаг сброшен), если нет.
В РС 9 флагов, собранных в один 16-разряд-ный
регистр флагов, обозначаемый Flags. Каждый
флаг - это один из разрядов данного регистра.
OF DF IF TF SF ZF AF PF CF
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

18. Есть флаги условий; они автоматически
меняются при выполнении команд и фиксируют
те или иные свойства их результата (например,
равен ли он нулю). Проверка этих флагов
позволяет проанализировать результаты
команд.
Другие – флаги состояний; сами по себе они
не меняются и менять их должна программа.
Состояние этих флагов оказывает влияние на
дальнейшее поведение процессора.

19. Флаги условий
CF (carry flag) – флаг переноса.
Если при сложении беззнаковых чисел получилась
большая сумма – с единицей переноса, которой нет
места в ячейке, тогда флаг CF принимает значение 1,
а если сумма "укладывается" в размер ячейки, то
значением CF будет 0.
OF (overflow flag) – флаг переполнения.
Если при сложении или вычитании знаковых чисел
получился результат, по модулю превосходящий
допустимую величину (произошло переполнение
мантиссы), тогда флаг OF получает значение 1, а
если переполнения мантиссы не было - значение 0.

20. ZF (zero flag) - флаг нуля. Устанавливается в 1,
если результат команды оказался нулевым.
SF (sign flag) - флаг знака. Устанавливается в 1,
если в операции над знаковыми числами получился
отрицательный результат.
PF (parity flag) - флаг четности. Равен 1, если в 8
младших битах результата очередной команды
содержится четное количество двоичных единиц.
Учитывается обычно в операциях ввода-вывода.
AF (auxiliary carry flag) - флаг дополнительного
переноса. Фиксирует особенности выполнения
операций над двоично-десятичными числами.

21. Флаги состояний
DF (direction flag) - флаг направления.
Устанавливает направление просмотра строк в стро-
ковых командах: при DF=0 строки просматриваются
"вперед" (от начала к концу), при DF=1 – в обратном
направлении.
IF (interrupt flag) - флаг прерываний. При IF=0
процессор перестает реагировать на поступающие к
нему прерывания, а при IF=1 блокировка прерываний
снимается.
TF (trap flag) - флаг трассировки. При TF=1 после
выполнения каждой команды процессор делает
прерывание, чем можно воспользоваться при отладке
программы - для ее трассировки.

22. Представление данных в ЦП
Числа размером в слово и двойное слово хранятся
в памяти в "перевернутом" виде". Старшие (левые)
8 битов числа размещаются во втором байте слова, а
младшие (правые) 8 битов - в первом байте.
В терминах шестнадцатеричной системы: первые
две цифры числа хранятся во втором байте слова, а
две последние цифры - в первом байте.
Например, число 98 = 0062h хранится в памяти так
(А - адреса слова):
62 00RAM
A A+1

23. "Перевернутое" представление чисел появилось в
первых 8-разрядных ЦП. В них за раз можно было
считать из памяти только один байт. Сложение же и
вычитание многозначных чисел начинают с действий
над младшими цифрами. Многозначное число нельзя
считать из памяти сразу целиком, и в первую очередь
приходится считывать байт, где находятся младшие
цифры числа. Для этого надо, чтобы такой байт
хранился в памяти первым.
Но в регистрах за счет команд
пересылки числа хранятся в
нормальном, не перевернутом
виде.
62 00RAM
A A+1
00 62BX
BH BL

24. Для обращения к устройства ввода/вывода ЦП имеет
инструкции IN и OUT. При выполнении формируются
шинные сигналы IORD# (Input/Output Read) и IOWR#
(Input/Output Write) для чтения или записи 1 или 2 байт.
Данные при чтении могут помещаться только в регистр
AL или АХ и выводятся из этих же регистров.
В циклах ввода/вывода используется 16 младших бит
шины адреса (старшие биты при этом нулевые), что
позволяет адресовать до 64К байт регистров ввода/вы-
вода. Адрес устройства задается в команде (только
младший байт, а старший – нулевой), либо берется из
регистра DX (полный 16-битный адрес).
Адресация ввода/вывода

25. Прерывания – это изменение текущей последователь-
ности команд. По происхождению они делятся на
– программные;
– внутренние прерывания ЦП;
– аппаратные, вызываемые электрическими
сигналами на соответствующих входах ЦП.
Процессор может выполнять 256 типов (номеров)
прерываний, каждому из которых соответствует свой
вектор прерывания – двойное слово, содержащее
дальний адрес (CS:IP) вызываемой подпрограммы
(процедуры). Под векторы (указатели) прерываний в
общем пространстве адресов памяти зарезервирована
область 0 – 3FFh.
Прерывания ЦП

26. Вызываются исполнением команды INT хх.
По действиям ЦП они аналогичны дальним вызовам
подпрограмм (сохранение в стеке адреса возврата –
регистров CS и IP – и передача управления по
указанному адресу), но имеют некоторые отличия:
1. В начале выполнения прерывания процессор
помещает в стек регистр флагов и сбрасывает бит
разрешения прерывания IF (Interrupt Flag).
2. Вместо адреса вызываемой подпрограммы
аргументом вызова (хх) является номер вектора
прерывания (0-255).
Программные прерывания

27. 3. По окончании выполнения процедуры по инструк-
ции IRET ЦП извлекает из стека кроме адреса возвра-
та (инструкции, следующей за INT) и сохраненное
значение регистра флагов.
Сброс бита прерывания не позволяет прервать
выполнение процедуры прерывания до ее окончания
или явного разрешения командой El (Enable Interrupt).
Само программное прерывание исполняется неза-
висимо от состояния флага IF. Программные преры-
вания позволяют легко и быстро вызывать общеупот-
ребимые процедуры (сервисы BIOS и DOS) из любого
сегмента без применения дальних вызовов.
Прерывание INT 3 (код 0ССh) обычно используется в
целях отладки программ для создания точки останова.

28. Вырабатываются процессором по особым условиям:
– прерывание типа 0 вырабатывается в случае
переполнения при операции деления на 0;
– прерывание типа 1 вырабатывается после
выполнения каждой команды при установленном
флаге трассировки TF;
– прерывание типа 4 вырабатывается по команде
INTO (Interrupt Overflow), если установлен флаг
переполнения OF.
Внутренние прерывания ЦП

29. В отличие от программных и внутренних
прерываний, могут возникать асинхронно по
отношению к исполняемой программе.
Они подразделяются на маскируемые и
немаскируемые.
ЦП может воспринимать прерывания после
выполнения каждой команды, длинные строковые
команды имеют для восприятия прерываний
специальные окна.
Аппаратные прерывания

30. Вызываются переходом в высокий уровень сигнала
на входе INTR (Interrupt Request) при установленном
флаге разрешения (IF=1).
В этом случае ЦП сохраняет в стеке регистр флагов,
сбрасывает флаг IF и вырабатывает два следующих
друг за другом (back to back) цикла подтверждения
прерывания, в которых генерируются управляющие
сигналы INTA# (Interrupt Acknowledge).
Высокий уровень сигнала INTR должен сохраняться,
по крайней мере, до подтверждения прерывания.
Маскируемые прерывания

31. Первый цикл подтверждения – холостой, по второму
импульсу внешний контроллер прерываний передает
по шине данных байт, содержащий номер вектора,
обслуживающего данный тип аппаратного прерывания.
Прерывание с полученным номером вектора выпол-
няется ЦП так же, как и программное.
Обработка текущего прерывания может быть прерва-
на немаскируемым прерыванием, а если обработчик
установит флаг IF, то и другим маскируемым аппарат-
ным прерыванием.
После аппаратного сброса флаг IF сброшен –
прерывания запрещены до явного разрешения.

32. Выполняются независимо от состояния флага IF по
сигналу NMI (Non Mascable Interrupt). Высокий уровень
на этом входе вызовет прерывание с типом 2, которое
выполняется как и маскируемое. Его обработка не
может прерываться под действием сигнала на входе
NMI до выполнения инструкции IRET.
Инструкция HALT переводит ЦП в состояние остано-
ва, из которого его может вывести только аппаратное
прерывание или аппаратный сброс. В этом режиме ЦП
не управляет локальной шиной.
Немаскируемые прерывания

33. Инструкция WAIT заставляет ЦП ожидать активного
(низкий уровень) сигнала на входе TEST#.
До его появления ЦП также не управляет локальной
шиной. В случае аппаратного прерывания по
окончании его обслуживания ЦП снова вернется в
состояние ожидания.
Проверка состояния входа TEST# используется для
синхронизации с математическим сопроцессором 8087.
Интерфейс ЦП 8086 допускает наличие на своей
локальной шине других контроллеров, а также
позволяет строить многопроцессорные системы.
Управление шиной может передаваться от ЦП
другому контроллеру по соответствующему запросу.

34. Включает следующие основные группы:
♦ инструкции пересылки данных;
♦ арифметические и логические инструкции;
♦ инструкции со строками;
♦ инструкции передачи управления;
♦ инструкции управления процессором.
Каждая команда имеет один или два байта кода
инструкции, за которыми может следовать 1, 2 или 4
байта операнда.
Система команд ЦП i8086

35. Перед кодом инструкции возможно применение:
– префиксов CS:, OS:, ES:, SS:, указывающих на
использование заданных сегментных регистров
вместо обычного,
– префикса REP, указывающего на необходи-
мость повтора инструкции указанное в регистре СХ
число раз,
– префикса LOCK, блокирующего системную
шину на время выполнения инструкции.
Система команд 16-разрядного ЦП 8086 является
подмножеством команд 32-разрядных процессоров
80x86.

36. 64-разрядные процессоры
Разработку 64-разрядного процессора Itanium/
Merced фирмы Intel и Hewlett-Packard начали
еще в 1994 г. и в 1997 г. представили его первые
технические характеристики. В настоящее
время выпускаются процессоры Itanium 2 на
ядре Madison с 0,13-микронной технологией,
тактовой частотой до 1,5 ГГц и кэш-памятью
объемом 6 Мб. На подходе новый процессор
Itanium 2 на ядре Deerfield с 0,09-микронной
технологией, частотой до 1,5 ГГц и кэш-памятью
6 Мб для использования в серверах.

37. В 2005 г. Intel планирует выпуск процессоров
Itanium на ядре Montecito. Эти процессоры будут
изготавливаться по 0,09-микронной технологии с
размещением на одном кристалле сразу двух
процессорных ядер.
Весной 2003 г. кампания AMD выпустила 64-
разрядный процессор на ядре Hammer, а осенью
2003 г. кампания AMD официально объявила о
выпуске 64-разрядных процессоров :
– AMD Athlon 64 FX-51 для высокопроизводитель-
ных платформ,
– AMD Athlon 3200+ для офисных РС;
– AMD Athlon 3000+ для мобильных систем.

38. 64-разрядные процессоры и их применение в принтерах,
карманных PC

39. В настоящее время 64-разрядные процессоры
Itanium 2 фирмы Intel и Opteron кампании AMD
используются для создания кластеров и супер-
компьютеров (с числом процессоров до 12000!).
Все процессоры Opteron, независимо от
модели, имеют кэш-память объемом 1 Мб и
поддерживают два набора инструкций:
традиционный 32-разрядный набор команд x86
и расширенные 64-разрядные инструкции x86-
64. Это позволяет этим процессорам эффектив-
но справляться с существующими 32-разрядны-
ми приложениями, однако полностью их возмож-
ности проявляются в 64-разрядном режиме.

40. Для этого необходимо использовать 64-разряд-
ные ОС и приложения – программы. Одной из
64-разрядных ОС является Microsoft .NET Server
Beta. Поддержка 64-разрядных процессоров
включена также в Windows XP sp2, Windows
2003 Server.
IBM создала ОС Monterey-64 для 64-разрядного
процессора Itanium/Merced корпорации Intel.
Кампания Sun Microsystems в 2000 г. представи-
ла 64-разрядный процессор UltraSPARC IIe для
встроенных коммуникационных систем.
Китайский Институт компьютерных технологий
разработал 64-разрядный процессор Godson-2,
работающий на частоте 500 МГц.

41. Новая маркировка процессоров
Intel
Она введена с июня 2004 г. Теперь в названиях
процессоров отсутствует тактовая частота и все
ЦП разбиты на три модельных ряда (по
аналогии с BMW): Зхх, 5хх и 7хх.
ЦП младшей серии Зхх – это Celeron D с ядром
Prescott. Их отличие в уменьшенном размере
кэша L2 ( 256 Мбайт) и в более низкой частоте
системной шины FSB ( 533 МГц). ЦП серии Зхх
имеют корпусировку LGA775 и mPGA 478.

42. ЦП серии 5хх – это полноценные процессоры
для настольных ПК на ядре Prescott. Они имеют
корпусировку LGA775, поддерживают
технологию Hyper-Threading, имеют кэш L2
размером 1 Мбайт и поддерживают частоту
системной шины 800 МГц.
Подробная спецификация процессоров пред-
ставлена в табл. 1, где приняты обозначения
ЦП: P4 – Pentium 4, C D – Celeron D.

43. ЦП Номер Корпус
Тактовая
частота,
ГГц
Частота
системной
шины, МГц
Кэш-
память
L2, Кбайт
P4 560 LGA775 3,6 800 1000
P4 550 LGA775 3,4 800 1000
P4 540 LGA775 3,2 800 1000
P4 530 LGA775 3,0 800 1000
P4 520 LGA775 2,8 800 1000
C D 335 Оба 2,8 533 256
C D 330 mPGA478 2,66 533 256
C D 325 mPGA478 2,33 533 256

44. Новый корпус процессора LGA775
Главное отличие не в количестве ножек ЦП, а в
том, что этих самых ножек нет. Вместо них у
ЦП лишь точечные контактные площадки, а
сами контактные ножки размещаются в
процессорном разъеме. Такое конструктивное
решение позволяет наращивать тактовую
частоту процессора (правда, теперь Intel
говорит о наращивании не тактовой частоты, а
производительности процессора).

45. Корпус ЦП
LGA775