1. 系 统 总 线 存储器 运算器 控制器 接口与通信 输入 / 输出设备 林楠 办公室： 408 办公电话： 0371-63887293 电子邮件： [email_address] 《 计算机组成原理 》 第四章 存储器

2. 存储器层次结构是组成原理这门课的重点 ，注意 Cache- 主存 - 外存的层次结构，对比 Cache- 主存和虚拟存储器的相关思想、原理和方法。 本章是综合应用题常考点，典型的考题包括 Cache 的三种不同映像方式的相关计算，主存芯片的字扩展和位扩展方案设计以及虚存相关地址转换的内容。 熟练掌握 虚拟存储器 1 、虚拟存储器的基本概念 2 、页式虚拟存储器 3 、段式虚拟存储器 4 、段页式虚拟存储器 5 、 TLB （快表） （注意虚拟地址和物理地址的转换问题，如何查段表和页表； TLB 的原理和作用；平均访问时间的计算等。） 熟练掌握 高速缓冲存储器（ Cache ） 1 、程序访问的局部性原理（选择题点） 2 、 Cache 的基本工作原理（要熟练掌握） 3 、 Cache 和主存之间的映射方式 （不同映射方式的对比，以及相关的计算，综合应用题点） 4 、 Cache 中主存块的替换算法（理解不同的替换算法的思想） 5 、 Cache 写策略（了解写直达和回写的原理和目的） 掌握 双口 RAM 和多模块存储器 熟练掌握 主存与 CPU 的连接： 这是解决主存扩展问题的基础 了解 只读存储器： 知道有 PROM 、 EPROM 、 EEPROM 等不同种类的 ROM 掌握 半导体随机存取存储器： SRAM 存储器与 DRAM 存储器的工作原理 （注意 DRAM 刷新相关问题，以及 SRAM 和 DRAM 的对比） 理解 存储器的层次化结构： 理解 Cache- 主存 - 外存的层次结构设计原理和目的 识记 存储器的分类： 包括各种不同的分类方式，不同存储器的对比

3. 存储器的基本结构 存储器功能： 存放 程序 和 数据 装置，并满足计算机在执行过程中能够 随 机 访问 这些 程序 和 数据 。 设计思路： 存放 数据（一个一个的存取出） 程序（一条一条的存取出） 将每个存储单元赋予编码（单元地址） 地址放哪？ 设置 地址寄存器 MAR 按地址访问 在地址寄存器和存储体之间是否加 地址译码器？ 决定于地址给出方式：直接给出 / 编码给出 编码给出（加地址译码器） 存（写入） 取（读出） 访问 设置一个存储体，并将存储体分成若干个存储单元。

4. 存 取 存在两个问题 数据存放 为读出和写入的数据设置数据缓冲寄存器 操作区分 加读写控制线路（ R/W 控制） 存储器基本结构： 存储体 地址寄存器 地址译码器 数据缓冲寄存器 读写控制线路 设计思路： 存储器的基本结构

5. 存储体 驱动器 译码器 地址寄存器 MAR 控制电路 读 写 电 路 数据 缓冲 寄存器 MDR 地址总线 数据总线 读 写 … … … … … 存储器的基本结构 P72 先 送地址 后 读写数据 存储器基本结构： 存储体 地址寄存器 地址译码器 数据缓冲寄存器 读写控制线路

6. 第四章 存储器 1 、存储器的分类 2 、存储器的层次结构（三级存储系统） 3 、主存储器（内存 Main memory ） 4 、高速缓冲存储器（ Cache ） 5 、虚拟存储器（ Virtual Memory ） 6 、相联存储器（了解）

7. 在电路中， 一个触发器 能存储 一位二进制代码 。 一个触发器电路 称为一个 存储元（存储位） ，是存储器中的最小单位。 若干个存储元组成一个 存储单元 ，多个存储单元组成 存储器 。 根据存储元件的性能及使用方法不同，存储器有各种不同的分类方法 : 1 、存储器的分类 高速缓冲存储器 光存储器 辅助存储器 串行存取 磁性存储器 主存储器 随机存取 半导体存储器 只读存储器 ROM 随机读写存储器 RAM 作用 存取方式 存储介质

8. 1 、按存储介质分： 半导体存储器（易失）： 用半导体器件组成的存储器（内存）。 磁性存储器（不易失）： 磁芯存储器（硬盘）、磁表面存储器（磁带）。 光盘存储器（不易失）： 光敏材料（光盘）。 2 、按存取方式分： 存取时间与物理地址无关（随机访问）： 随机读写存储器 RAM 、 只读存储器 ROM 存取时间与物理地址有关（串行访问）： 顺序存取存储器（磁带） 直接存取存储器（磁盘） 随机读写存储器 (RAM) ： 在程序执行过程中 可读可写 。 只读存储器 (ROM) ：在程序执行过程中 只读 。 1 、存储器的分类 半导体存储器又有 双极型 与 MOS 型 两种类型。 双极型 存储器速度快， MOS 型 存储器容量大

9. 4.1 1 、存储器的分类 3 、按在计算机中的作用分类 （磁盘、磁带、光盘） 高速缓冲存储器 （ Cache ） 存 储 器 MROM （掩膜 ROM ） PROM （一次可编程 ROM ） EPROM （可擦除可编程 ROM ） VERPROM （紫外线擦除） EEPROM （电擦除） FLASH Memory 闪速存储器 主存储器 辅助存储器 RAM ROM SRAM 静态 DRAM 动态

10. 第四章 存储器 1 、存储器的分类 2 、存储器的层次结构（三级存储系统） 3 、主存储器（内存 Main memory ） 4 、高速缓冲存储器（ Cache ） 5 、虚拟存储器（ Virtual Memory ） 6 、相联存储器（了解） 辅助存储器

11. 2 、存储器的层次结构 用途： 存储器是计算机中用于存储 程序 和 数据 的重要部件。 对其要求： 尽可能 快 的 读写速度 、 尽可能 大 的 存储容量、 尽可能 低 的 成本费用。 怎样才能同时实现这些要求呢？显然用一种存储介质是不行的。 因此在现代计算机系统中， 用 多级存储器 把要用的程序和数据，按其 使用的 紧迫程度 分段调入 存储容量不同 、 运行速度不同 的存储器中。 由 高速缓冲存储器 、 主存储器 、 辅助存储器 组成 三级结构 的存储器， 由硬软件系统统一调度、 统一管理 。

12. 高速缓冲存储器也有两种： 一是在 CPU 内部 （一级 CACHE 、二级 CACHE ）。 CPU 通过 内部总线 对其进行读 / 写操作。 一是在 CPU 外，主板上（ 有 1 M ） CPU 通过 存储器总线 对其进行读 / 写操作。 2 、存储器的层次结构 内部有 Cache 的 CPU 比较贵，因为 Cache 需要占用大量的晶体管，是 CPU 晶体管总数中占得最多的一个部分， 高容量的 Cache 成本相当高！ 所以 Intel 和 AMD 都是以 L2 容量的差异来作为高端和低端产品的分界标准。 存储容量大， 成本低 存放系统程序和大型数据文件及数据库 辅存 辅助存储器 存取速度较快， 存储容量不大 存放计算机运行期间的大量程序和数据 （半导体存储器） 主存 / 内存 主存储器 存取速度快， 但存储容量小 高速临时存取指令和数据 （半导体存储器） Cache 高速缓冲存储器 特点 用途 简称 名称

13. 1 、存储器的层次结构 Cache 三级结构的存储器系统，是 围绕 主存储器 来组织和运行的。 就是说，设计与运行程序是针对主存储器进行的，充分表明主存储器在 计算机系统中举足轻重的地位。 CPU 不能直接访问 辅助存储器 ，程序与数据调入 内存 后 CPU 才能进行处 理， 内存 和 CACHE 交换数据和指令， CACHE 再和 CPU 打交道。 辅助存储器

14. 4.1 1 、存储器的层次结构 缓存 CPU 主存 辅存 缓存 — 主存 层次 （速度） （容量） 主存 — 辅 存 层次 1s( 秒 )=1000ms ( 毫秒 ) 1 ms=1000μs( 微秒 ) 1μs=1000ns( 纳秒 ) 10 ns 20 ns 200 ns ms 高 低 小 大 快 慢 寄存器 高速缓存 主存 辅助存储器 速度 容量 价格 CPU CPU 主机

15. 多级存储系统可以实现的前提 : 程序运行时的局部性。 时间局部性： 在一小段时间内，最近被访问过的程序和数据很可能再次被访问。 空间局部性： 在空间上，这些被频繁访问的程序和数据往往集中在一小片存储区。 访问顺序局部性： 在访问顺序上，指令顺序执行比转移执行的可能性大（约 5:1 ） 如果按照使用的紧迫与频繁程度，合理的把程序和数据分配在不同的 存储介质中。选用生产与 运行 成本不同 、 存储容量不同 、 读写速度不 同 的多种存储介质，组成一个 统一的存储器系统 ，使每种介质都处于 不同的地位，起到不同的作用，充分发挥各自在 速度 、 容量 、 成本 方 面的优势，从而达到最优性能价格比。 例如： 用容量最小、速度最快的 SRAM 芯片组成 CACHE ， 用容量较大、速度适中的 DRAM 芯片组成 主存储器 （ 核心 ） 用容量特大、速度极慢的 磁盘设备 构成 辅助存储器 。 1 、存储器的层次结构

16. 层次存储系统遵循的原则： 1 ）一致性原则： 处于不同存储器中的同一个数据应保持相同的值。 2 ）包含性原则： 处在内层（距离 CPU 近）的数据一定被包含在其外层的 存储器中，反之则不成立。 （即内层存储器中的全部数据，是其相邻外层存储器中一 部分数据的复制品。） 1 、存储器的层次结构

17. 第四章 存储器 1 、存储器的分类 2 、存储器的层次结构（三级存储系统） 3 、主存储器（内存 Main memory ） 4 、高速缓冲存储器（ Cache ） 5 、虚拟存储器（ Virtual Memory ） 6 、相联存储器（了解） 辅助存储器

18. 3.1 、主存储器概述 3.2 、主存储器构成 3.2.1 、位单元构成（ RAM,ROM ） 3.2.2 、地址译码（单向、双向） 3.2.3 、主存储器组成（芯片封装） 3 、主存储器 存储单元 存储器 存储位

19. 主存储器的构成： RAM （随机读写存储器） SRAM （静态 RAM ） : 静态 RAM 分双极型和 MOS 型两类。 DRAM （动态 RAM ） : 动态 RAM 只有 MOS 型。 ROM （只读存储器） MROM （掩膜 ROM ） PROM （一次可编程 ROM ） EPROM （可擦除可编程 ROM ） VERPROM （紫外线擦除） EEPROM （电擦除） FLASH Memory （闪速存储器） 3.1 、主存储器概述 双极型 SRAM 存储器： 存取速度快、集成度低、位平均功耗高， 小容量主存 。 MOS 型 DRAM 存储器： 存取速度慢、集成度高、位平均功耗低， 大容量主存 。 半导体 存储器

20. 3.1 、主存储器概述 主存 在计算机中存储 正在运行 的 程序 和 数据 （或一部分）的部件。 主存 通过 地址 、 数据 、 控制 三类 总线 与 CPU 等其他部件连通。 地址总线 Address Bus: 传送地址 它的位数决定了 可访问的最大内存空间 。 ( 例如： k=32 位地址访问 4G 的主存空间 ) 数据总线 Data Bus: 传送数据 n = 64 位 它的位数与工作频率的乘积正比于最高数 据读写量。 控制总线 Control Bus: 指出总线周期的类型和本次读写操作完成 的时刻。

21. 主存储器的性能指标 ： 存储容量 、 存取时间 、 存储周期 、 存储器带宽 。 3.1 、主存储器概述 1s( 秒 )=1000ms ( 毫秒 ) 1 ms=1000μs( 微秒 ) 1μs=1000ns( 纳秒 ) 位 / 秒，字节 / 秒 主存的速度 单位时间 里存储器所存取的数据总量。（衡量 数据传输速率 的重要技术指标） 存储器 带宽 ｎｓ纳秒 主存的速度 连续启动 两次存储操作 所需间隔的最小时间。 存储周期 ｎｓ纳秒 主存的速度 一次 读（写）操作命令 发出到该操作完成，将数据读入（取出）数据缓冲器所经历的时间。 存取时间 字数，字节数 一个字节 =8 位 一个字 =16 位 1KB=2 10 B 主存的容量 在一个存储器中可以容纳的 存储单元总数。 存储容量 单位 表现 含义 指标

22. 3.1 、主存储器概述 3.2 、主存储器构成 3.2.1 、位单元构成（ RAM 、 ROM ） 3.2.2 、地址译码（单向、双向） 3.2.3 、主存储器组成（芯片封装） 3 、主存储器 存储单元 存储器 存储位

23. Review ：晶体三极管 三极管： 大体上等于一个电子开关。 栅极 输入高电平 > 0.7 V （ 三极管导通 ） 电源—电阻—集电极—发射极 集电极—发射极之间电压低，接近 0V 。 所以集电极输出电平为 0 V ， 栅极 输入低电平 = 0 V （ 三极管截止 ） 电源不能通过集电极流向发射极 集电极—发射极之间电压高，比如 > 4 V ， 所以集电极输出电平为 4 V 。 +Vcc(+5V) 电源 电阻 集电极 输入 删极 输出 发射极 接地

24. 1 ）静态随机存储器 SRAM 的位存储单元 存储机理： 利用双稳态触发器保存数据。 存 1 ： T1 通、 T2 止 存 0 ： T1 止、 T2 通 字线 Z ： 连 地址线 位线 W ： 连 数据线 分析： （ 1 ）保持数据： 不送地址信号（ Z=0 ， T 5 T 6 截止） （ 2 ）读出： 送地址（ Z=1 ），发读命令 （ 3 ）写入： 送地址（ Z=1 ），送数据（ W=0/1 ），发写命令 3.2.1 、位单元构成 Z=1 W=1 读 0 写 0 W=1 读 1 写 1 六管静态位单元 SRAM ： 容量小、存取速度快、静态（不需要刷新电路保持数据） （小容量 Cache ）

25. 2 ）动态随机存储器 DRAM 的位存储单元 存储机理： 利用 MOS 电路中栅板电容保存数据。 存 1 ： 电容有电荷 存 0 ： 电容无电荷 字线 Z ： 连 地址线 位线 W ： 连 数据线 分析： （ 1 ）保持信息： 不送地址信号（ Z=0 ， T 截止） （ 2 ）读出： 送地址（ Z=1 ），发读命令 （ 3 ）写入： 送地址（ Z=1 ），送数据（ W=0/1 ），发写命令 3.2.1 、位单元构成 Z=1 + - W=1 写 1 单管动态位单元 DRAM ： 容量大、存取速度慢、动态（需要刷新电路保持数据） （大容量内存）

26. 3.2.1 、位单元构成 3 ）只读存储器 ROM 的位存储单元 ROM 位单元示意图 有电流 导通 读 0

27. 3.1 、主存储器概述 3.2 、主存储器构成 3.2.1 、位单元构成（ RAM 、 ROM ） 3.2.2 、地址译码（单向、双向） 3.2.3 、主存储器组成（芯片封装） 3 、主存储器 存储单元 存储器 通过地址译码 寻找存储单元

28. 3.2.2 、地址译码 地址译码器 ：把地址线送来的信号翻译成对应 存储单元 的选择信号。 单译码： （ 字结构 存储器） 32 条字线 W 0 -W 31 。 某字线被选中时，同一行中的各位 b 0 -b 7 都被选中，由读 / 写电路对各位一起进行读写操作。 X 方向和方 Y 向 两个译码器 适用于 大容量 存储器 双译码 一个译码器 适用于 小容量 存储器 单译码

29. 3.2.2 、地址译码 目前大容量存储器都采用双向译码方式。 双译码比单译码使用的字线少很多。 为什么？（例如： 64+64=128 根， 4096 根） 双译码： （ 位结构 存储器） 把 K 位地址线分成接近相等的 两段 ， 一段为水平方向 X 地址线 ， 供 X 地址译码器译码， 一段为垂直方向 Y 地址线 ， 供 Y 地址译码器译码。 X 和 Y 两个方向选择线的 交叉点 选中某一存储位。

30. 3.1 、主存储器概述 3.2 、主存储器构成 3.2.1 、位单元构成（ RAM 、 ROM ） 3.2.2 、地址译码（单向、双向） 3.2.3 、主存储器组成（芯片封装） 3 、主存储器 存储单元 存储器 存储位

31. 存储器的封装 （蓝色的封装方式，芯片的引脚太多）

32. Intel 2114 引脚及逻辑符号 (a) 引脚 (b) 逻辑符号 静态存储器的封装 3.2.3 、主存储器组成 地址线 数据线 读写 信号 片选 信号

33. 存储器的内部数据通过 输入 / 输出 和 三态门电路 与 数据总线 相连。 由 片选信号 /CS 和 读写信号 /WE 一起来控制三态门。 写入： CS=1 ， /W=0 ， 从 数据总线 写入 数据到存储器。 读出： CS=1 ， /W=1 ， 由存储器 读出 数据到数据总线上。 注意： 读操作与写操作是 分时 进行的，读时不能写，写时不能读， 输入三态门与输出三态门 互锁 ，因而数据总线上的 信号不冲突 。 3.2.3 、主存储器组成 地址线 Z=1

34. 3.2.3 、主存储器组成 一个 SRAM 存储器 由： 存储体 、 读写电路 、 地址译码 、 控制电路 等组成。

35. 存储体（存储矩阵）： 存储单元的集合，通常用 X 地址线和 Y 地址线 的交叉点 选择所需的存储单元。 地址译码器： 将 二进制代码表示的地址转换成输出端的 高电位 ，用来 驱动相应的读写电路，以便选择所要访问的存储单元。 驱动器 : 双译码结构中，在译码器输出后加驱动器，驱动挂在各条 X 方向选择线上的所有存储元电路。 I/O 电路： 处于数据总线和被选用的存储单元之间，控制被选中的存储 单元读出或写入，并放大数据信号。 片选信号 /CS: 在选择地址时， 首先要选片 ，只有当片选信号有效时， 该存储芯片所连的地址线才有效。 输出驱动电路 : 为了扩展存储器的容量，常需要将几个芯片的数据线并联 使用；另外存储器的读出数据或写入数据都放在 双向的数 据总线 上。这就用到 三态输出缓冲器 。 3.2.3 、主存储器组成

36. 3.1 、主存储器概述 3.2 、主存储器构成 3.2.1 、位单元构成（ RAM 、 ROM ） 3.2.2 、地址译码（单向，双向） 3.2.3 、主存储器组成（芯片封装） 3.3 、主存储器扩展 3.3.1 、位扩展（数据线扩充） 3.3.2 、字扩展（地址线扩充） 3.3.3 、位字扩展（先位后字） 3 、主存储器 内存条就是多个存储芯片的扩展 位方向

37. 由于目前生产的存储器，单片的容量很有限，它在字数或字长方面与实 际存储器的要求都有很大差距，需要在字向和位向进行扩充才能满足需 要。所以， 现在的内存条是由几片存储芯片组成 。 1) 位扩展： 用多个存储器芯片对 字长 进行扩充。 两个 16K × 4 扩充到 16K × 8 地址线 14 条（ A 0- A 13 ） 两 A 0 并连，两 A 1 并连… 数据线 8 条（ D 0 -D 7 ） 片选信号 并连，接地 读写信号 并连 3.3.1 、位扩展 1K=2 10 =1024 8K=2 13 16K=2 14 见 K+10 字线 ( 地址线 ) × 位线 ( 数据线 )

38. 起始地址 0000 ： 00 0000 0000 0000 …… 终止地址 3FFF ： 11 1111 1111 1111 位扩展后： 两片 16K×4 芯片成一 16K×8 芯片 3.3.1 、位扩展 1K=2 10 =1024 8K=2 13 16K=2 14 见 K+10

39. 3.1 、主存储器概述 3.2 、主存储器构成 3.2.1 、位单元构成（ RAM 、 ROM ） 3.2.2 、地址译码（单向，双向） 3.2.3 、主存储器组成（芯片封装） 3.3 、主存储器扩展 3.3.1 、位扩展（数据线扩充） 3.3.2 、字扩展（地址线扩充） 3.3.3 、位字扩展（先位后字） 3 、主存储器 内存条就是多个存储芯片的扩展 字方向

40. 2) 字扩展 : 增加存储器中 字 的数量。 地址线 16 条（ A 0- A 15 ） 四 A 0 并连 … 四 A 13 并连 数据线 8 条（ D 0 -D 7 ） 四 D 0 并连，四 D 1 并连… 读写信号 并连 片选信号 由高位地址 A 14 A 15 译码 产生 四个 片选信号 3.3.2 、字扩展 字线 ( 地址线 ) × 位线 ( 数据线 ) 四片 16K × 8 扩充到 64K × 8 位扩充片选信号并联，字扩充片选信号分开（举例：分班号）。 1K=2 10 =1024 16K=2 14 64K=2 16 见 K+10

41. A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 0 0 起始地址 : 00 00…0 0000 … 终止地址 : 00 11…1 3FFF 0 1 起始地址 : 01 00…0 4000 … 终止地址 : 01 11…1 7FFF 1 0 起始地址 : 10 00…0 8000 … 终止地址 : 10 11…1 BFFF 1 1 起始地址 : 11 00…0 C000 … 终止地址 : 11 11…1 FFFF 字扩展后： 四片 16K×8 芯片成一 64K×8 芯片 3.3.2 、字扩展 1K=2 10 =1024 16K=2 14 64K=2 16 见 K+10

42. 复习与作业 复习章节： 第 4 章 存储器 4.1 概述 4.2 主存储器 作业： P150 4.3 4.4 4.5 4.6 4.7 4.8 课外搜索： CPU 与内存条的主流型号与参数。 考研习题精选： 某 RAM 芯片，其存储容量为 16K * 8 位，问： 1 ）该芯片引出线的最小数目应为多少？（地址线 + 数据线 + 片选信号 + 读写信号） 2 ）存储器芯片的地址范围是什么？