Tugas ini membahas implementasi generator pulsa RF berbasis FPGA untuk spektrometer NQR/NMR. Generator pulsa RF diimplementasikan secara digital menggunakan teknik DDS dan pemrograman pulsa pada FPGA untuk menghasilkan urutan pulsa dengan presisi tinggi. Implementasi ini menawarkan keuntungan seperti biaya rendah, ukuran kecil, dan fleksibilitas.

1. Tugas Sistem Embedded
Ujian Tengah Semester Kelas A
FPGA Berdasarkan RF Pulse Generator Untuk Spektrometer NQR / NMR
Jihad Rahmawan, Ilhamsyah Muhammad Nurdin, Yogo Paranto Aji
Universitas Ahmad Dahlan
Jl. Prof. Dr. Soepomo, S.H., Janturan, Warungboto, Umbulharjo, Yogyakarta, telp: (0274) 563515
e-mail: jihad1500022005@gmail.uac.ac.id , Ilhamsyah.mn97@gmail.com , yogo1500022012@gmail.uad.ac.id
1. Pendahuluan
Spektroskopi Nuklir Quadrupole Resonansi (NQR) adalah area spektroskopi frekuensi
radio yang menawarkan beberapa kemungkinan untuk deteksi analitis zat kimia dalam fase padat.
NQR berguna untuk berbagai aplikasi dari karakterisasi bahan untuk pendeteksian ranjau.
Desain sumber frekuensi radio sangat penting untuk pengembangan spektrometer NQR.
Sebagai tambahannya rentang frekuensi dan kemurnian spektral, umumnya diinginkan bahwa
sumber RF mampu menghasilkan pulsa RF dengan waktu switching yang singkat dan resolusi
tinggi dalam frekuensi dan fase. Secara konvensional, sintesis frekuensi dicapai melalui tiga
metode: Pencampuran analog, fase loop terkunci, dan sintesis digital langsung. Dengan
perkembangan teknologi modern, teknik DDS menjadi yang paling banyak pilihan umum untuk
membangun sumber RF. Khusus untuk spektrometer NQR / NMR metode ini memiliki
keunggulan mampu mengontrol frekuensi dan fase sinyal RF secara digital, cepat dan tepat. Jadi
untuk biaya rendah dan compact NQR / NMR spektrometer DDS chips3 digunakan sebagai
sumber RF. Fungsi utama dari bagian eksitasi dari Spektrometer NQR / NMR adalah untuk
menciptakan pola urutan pulsa yang dicapai dengan presisi yang lebih baik daripada yang sirkuit
anolog. Makalah ini menjelaskan rincian implementasi teknik DDS dan programmer pulsa di
FPGA. Implementasi serupa di platform yang berbeda seperti DSP4 Namun tersedia implementasi
berdasarkan FPGA menawarkan banyak keuntungan dibanding yang lain. FPGA karena fitur
reconfigurable-nya adalah teknologi yang paling populer mengimplementasikan prototipe dan
menguji algoritme baru.
2. Digital Synthesizer (DDS)
DDS adalah generasi gelombang sinyal dengan menggunakan pemrosesan sinyal digital.
Diagram blok DDS adalah ditunjukkan pada Gambar 1.A. Gelombang waktu bervariasi dihasilkan
dalam domain digital dan kemudian menggunakan DAC itu dikonversi menjadi bentuk analog.
Karena operasinya bersifat digital, ia menawarkan perpindahan cepat antara frekuensi output,
frekuensi yang lebih baik resolusi. Tingkat output DAC diperbarui secara sinkron dengan jam
master. Karena ada perubahan diskrit dalam tegangan output pada jam naik tepi, output DDS berisi
sinyal dengan frekuensi dasar bersama dengan banyak harmonik yang lebih tinggi. Harmonik yang
lebih tinggi disaring dengan melewatkannya melalui filter lolos rendah. Komponen utama DDS
adalah akumulator fase, Look up table (LUT) juga disebut sebagai Phase to amplitude konverter
dan DAC. Frekuensi output maksimum tergantung pada frekuensi clock. Frekuensi operasi
tergantung pada frekuensi clock dan kata tuning program yang disimpan dalam register yang
disebut sebagai register frekuensi. Nomor biner dalam daftar frekuensi menyediakan input utama
ke akumulator fase. Fase akumulator adalah alat penghitung modulus variabel yang menambahkan
nomor yang disimpan di dalamnya setiap kali menerima jam nadi. Ini menghitung alamat fase
untuk LUT (Phase to amplitude converter) yang memberikan nilai digital amplitudo yang sesuai
dengan sinus dari sudut fase itu ke DAC. DAC mengubah angka ke yang sesuai nilai tegangan
analog atau arus. Semakin besar pertambahan yang ditambahkan, semakin cepat akumulasi

2. Tugas Sistem Embedded
Ujian Tengah Semester Kelas A
akumulator yang dihasilkan frekuensi output yang lebih tinggi. Jika pertambahan kecil, akumulator
fase akan mengambil lebih banyak langkah, menghasilkan gelombang lebih lambat.
2.1 Implementasi LUT dalam FPGA
Pembuatan gelombang sinus dalam DDS dilakukan dengan menggunakan fase akumulator dan
fase ke konverter amplitudo yang memiliki sampel sinus gelombang penuh yang disimpan dalam
tampilan tabel (LUT) .Fase akumulator menghasilkan nilai-nilai fase untuk
gelombang sinus sementara fase ke konverter amplitudo menggunakan nilai fase sebagai alamat
untuk LUT. Untuk mengurangi ukuran LUT properti simetri fungsi sinus dipertimbangkan dan
hanya seperempat pertama dari sinus gelombang dihasilkan yaitu nilai Sin (0) to Sin (π/2) .
Jika DAC yang digunakan adalah 14 bit dan karenanya ROM memiliki 16 bit alamat meskipun
hanya memiliki seperempat gelombang sinus. Oleh karena itu untuk gelombang sinus penuh ROM
alamat akan menjadi 18 bit yang 4 bit lebih dari resolusi DAC. Dua MSB diperlukan untuk
menentukan kuadran di dimana gelombang itu terletak. Dengan demikian harus ada 64K (65586)
nilai sinus yang berbeda dalam LUT ini yang mewakili nilai sinus. Untuk DDS dengan output 14
bit mulai dari -8192 hingga +8192, nilai sinus ini ditingkatkan oleh 8192 untuk membuat mereka
14 bit nilai integer (1 tanda bit + 13 bit data).
Di tabel 1, jelas bahwa untuk dua alamat berturut-turut (0FFFF dan 10000, 1FFFF dan 20000,
2FFFF dan 30000) alamat ROM yang sama diakses dengan menampilkan nilai output yang sama.
Untuk mengatasi masalah ini, daftar dengan sampel tunggal diperkenalkan di blok memori. Di
dimasukkannya daftar nilai tunggal ini kita memiliki kuadran penuh, yang sesuai dengan 216 + 1
kata. Ini tunggal register memegang nilai puncak fungsi sinus 6 Alamat yang dimodifikasi
ditunjukkan pada tabel 2. Gambar 3 menunjukkan implementasi LUT di FPGA.

3. Tugas Sistem Embedded
Ujian Tengah Semester Kelas A
Untuk mengatasi masalah ini, daftar sampel tunggal diperkenalkan di blok memori dalam bentuk
kuadran penuh sebesar 2^16+ 1 kata. Register tunggal ini memiliki nilai puncak berupa sinus yang
biasanya diimplementasikan pada LUT di FPGA.
2.2 Pembangkit pada Keluaran Quadrature
Pengurangan area ROM simetri fungsi sinus diperhitungkan dan quadrature diambilkan
menggunakan beberapa ROM. Dengan frekuensi clock = 46 MHz, fo = 1 MHz dari Labview yang
merupakan aplikasi software dari FPGA. Semua komunikasi dari Labview untuk FPGA melalui
PCI bus, dengan nilai fo dan fc pada M diakumulasikan dan dikirimkan ke FPGA.
3. Pemrograman Pembangkit Pulsa
Pemrograman Pembangkit Pulsa dibangun pada FPGA yang ditulis menggunakan diagram
keadaan pada software HDL. Pemrograman pulsa untuk membangkitkan urutan pewaktuan
dengan mengaktifkan modul pengirim, modul penerima, perolehan dan modulasi pulsa RF.
4. NQR/NMR spektrometer

4. Tugas Sistem Embedded
Ujian Tengah Semester Kelas A
Spektrometer NQRdigunakan untuk mendeteksi inti atom dengan desain konstruksi dan pengujian
pada modul FPGA. Terdiri dari empat modul viz, pengirim, probe, pengirim dan komputer.
Percobaan tersebut mampu menghasilkan tenaga 200 W dan dapat mendeteksi sinyal dengan
kekuatan hingga microvolt. Spektrometer yang sama juga digunakan pada spektrometer NMR
dengan menambahkan magnet permanen pada bidang yang seragam.
5. Kesimpulan
Dalam papper ini membahas tentang FPGA untuk pembangkitan pulsa RF pada spektrometer
NQR/NMR dalam semua rangkaian digital. Pemrograman pulsa RF diimplementasikan pada
FPGA dan dikombinasikan dengan DDS untuk membangkitkan pulsa RF dalam spektrometer
NQR/NMR yang membuat spektrometer cepat dan seragam.