SlideShare a Scribd company logo
1 of 9
Download to read offline
Doc no WJVORE001 05 Mar 2004




                   デバイスモデル
                   デバイスモデル
                 ボルテージ・レギュレータ
                 ボルテージ・レギュレータ




                         株式会社ビー・テクノロジー


                                  Copyright (C) 2004 Bee Technologies Inc.
Doc no WJVORE001 05 Mar 2004


ご依頼の方法について


 お客様に準備して頂くものは以下の 2 点です。


① データシートまたは、仕様書
半導体メーカーが公開しているデータシート、あるいはカスタム品の場合は、電気的特性が
記述されている仕様書です。
② ボルテージ・レギュレータのサンプルを 3 個
対象となるボルテージ・レギュレータを 3 個準備して下さい。計測をする際に予備として準備
して頂きます。また、3 個準備出来ない場合はご相談下さい。


お客様より準備して頂いた後にデバイスモデリングを実施致します。当社からお客様にご
提供する納品物は以下の通りです。


① デバイスモデル(スパイスモデル)⇒ボルテージ・レギュレータのデバイスモデルは等価
  回路モデルでご提供致します。
② デバイスモデリング・レポート
③ 回路図シンボル


以下の 3 つの特性を評価検証し、ご報告致します。


Input-Output Voltage Differential Characteristics
Ripple Rejection (R R) Characteristics
Output Characteristics




次ページ以降に NEC エレクトロニクスの uPC317 のデバイスモデリング・レポートの一部を
掲載致します。


                                                    Copyright (C) 2004 Bee Technologies Inc.
Doc no WJVORE001 05 Mar 2004

Input-Output Voltage Differential Characteristics

Evaluation circuit

                            DUT


                           U3

                           IN    OUT

               V           ADJ                                      V

         V6
                           UPC317
 20Vdc                                               R2
                                                      240    C3
                                                                          R3
                                                              10u
                                                                           10
                      R1                   C2
                      720                  10u




                                       0

Simulation Setting


Time Domain(Transient)
  Run to time:100m seconds(TSTOP)
  Start saving data after:0 seconds
  Maximum step size:20u seconds


Parametric Sweep
  Sweep Variable:V6
  Sweep type:Linear
   Start value:9
   End value:8
   Increment:-0.2




                                                 Copyright (C) 2004 Bee Technologies Inc.
Doc no WJVORE001 05 Mar 2004

20(V) 1(V):Increase –5(V)
10(V) 5(V):Increase –1(V)
9(V) 8(V):Increase –0.2(V)


Parametric Sweep
  Sweep Variable:V6
  Sweep type:Linear
   Start value:9
   End value:8
   Increment:-0.2


シミュレーション結果




VIN-VOUT=3.582(V)

                               Copyright (C) 2004 Bee Technologies Inc.
Doc no WJVORE001 05 Mar 2004


Ripple Rejection (R                  R) Characteristics


Evaluation circuit
                                                                DUT



                                                               U3

                                                               IN    OUT
                                                      V        ADJ                               V


                                                               UPC317
        D2F60/SDG                            C1                                      R2
                        D1   D2
                                              1000u                                  240   C3
                              D2F60/SDG                                                              R3
                                                                                           10u
                        D3   D4                                                                      10
               V4                                         R1                   C2
VOFF = 0                 D2F60/SDG
                               D2F60/SDG
VAMPL = 1.41                                              720                  10u
FREQ = 50
               V5
    13Vdc




                                                                           0




V4 is          VIN=1VR.M.S of the Ripple Rejection (R R) .


                                                           Copyright (C) 2004 Bee Technologies Inc.
Doc no WJVORE001 05 Mar 2004

Simulation Setting


Time Domain(Transient)
  Run to time:100m seconds(TSTOP)
  Start saving data after:0 seconds
  Maximum step size:20u seconds


シミュレーション結果




                                      Copyright (C) 2004 Bee Technologies Inc.
Doc no WJVORE001 05 Mar 2004

From an analytical result
Ripple of VOUT=0.0005(V)
Ripple of VIN=2.812(V)


Ripple Rejection is
dB=20*log10(2.812/0.0005)=20*3.75=75(dB)


dB=20*log10(Ripple of VIN / Ripple of VOUT)




                                           Copyright (C) 2004 Bee Technologies Inc.
Doc no WJVORE001 05 Mar 2004

Output Characteristics

Evaluation circuit
                                                                           DUT

                                                                           U3

                                                                           IN    OUT

                                                                           ADJ                                        V
                                                                                                                          E1                      V(N07181,0)+V(N07390,0)
                                                                           UPC317                                          OUT+ IN+
        D2F60/SDG                                       C1                                               R2
                       D1   D2                                                                                             OUT- IN-
                                                        2000u                                            240                                              ABM
                                                                                                               C3
                            D2F60/SDG                                                                                     EVALUE
                                                                                                               100u       V(N08215,0)*(V(%IN+, %IN-)-1)
                       D3   D4
              V4                                                      R1                   C2                                                      R4
 VOFF = 0              D2F60/SDG
                             D2F60/SDG
 VAMPL = 20                                                            720                 10u                                                    10MEG
 FREQ = 50                                                                                                                 R3
                                                                                                                            10




                                                                                       0




                                          N07181                              N07390




                            V1 = 10       V5                    V1 = 0          V6
                            V2 = 0.05              R5           V2 = 100                   R6
                            TD = 50m                            TD = 0
                            TR = 500m              10MEG        TR = 50n                   10MEG
                            TF = 50n                            TF = 50n
                            PW = 50n                            PW = 50ms
                            PER = 600ms                         PER = 600ms




                                           0




Simulation Setting


Time Domain(Transient)
  Run to time:550m seconds(TSTOP)
  Start saving data after:0 seconds
  Maximum step size:20u seconds

                    V_OUT




                                                                I_OUT




                                                                                                   Copyright (C) 2004 Bee Technologies Inc.
Doc no WJVORE001 05 Mar 2004

シミュレーション結果




                               Copyright (C) 2004 Bee Technologies Inc.

More Related Content

Similar to ボルテージレギュレータのスパイスモデル

Similar to ボルテージレギュレータのスパイスモデル (13)

SiCSBDのスパイスモデルとPFCシミュレーション
SiCSBDのスパイスモデルとPFCシミュレーションSiCSBDのスパイスモデルとPFCシミュレーション
SiCSBDのスパイスモデルとPFCシミュレーション
 
ダーリントントランジスタのスパイスモデル
ダーリントントランジスタのスパイスモデルダーリントントランジスタのスパイスモデル
ダーリントントランジスタのスパイスモデル
 
ダイオードのスタンダードモデルについて
ダイオードのスタンダードモデルについてダイオードのスタンダードモデルについて
ダイオードのスタンダードモデルについて
 
S011 master
S011 masterS011 master
S011 master
 
トランジスタ技術2012年7月号(198ページ)
トランジスタ技術2012年7月号(198ページ)トランジスタ技術2012年7月号(198ページ)
トランジスタ技術2012年7月号(198ページ)
 
トランジスタ技術2012年4月号(193ページ)
トランジスタ技術2012年4月号(193ページ)トランジスタ技術2012年4月号(193ページ)
トランジスタ技術2012年4月号(193ページ)
 
SiC MOSFET+SBD Simulation using LTspice
SiC MOSFET+SBD Simulation using LTspiceSiC MOSFET+SBD Simulation using LTspice
SiC MOSFET+SBD Simulation using LTspice
 
Doc1assssssssssss
Doc1assssssssssssDoc1assssssssssss
Doc1assssssssssss
 
Tarea8
Tarea8Tarea8
Tarea8
 
回路設計者向けご提案書(2004)
回路設計者向けご提案書(2004)回路設計者向けご提案書(2004)
回路設計者向けご提案書(2004)
 
パワートランジスタのスパイスモデル
パワートランジスタのスパイスモデルパワートランジスタのスパイスモデル
パワートランジスタのスパイスモデル
 
IGBTモデリングサービスに必要な電気的特性
IGBTモデリングサービスに必要な電気的特性IGBTモデリングサービスに必要な電気的特性
IGBTモデリングサービスに必要な電気的特性
 
力率改善回路(PFC)シミュレーション事例
力率改善回路(PFC)シミュレーション事例力率改善回路(PFC)シミュレーション事例
力率改善回路(PFC)シミュレーション事例
 

More from Tsuyoshi Horigome

More from Tsuyoshi Horigome (20)

FedExで書類を送付する場合の設定について(オンライン受付にて登録する場合について)
FedExで書類を送付する場合の設定について(オンライン受付にて登録する場合について)FedExで書類を送付する場合の設定について(オンライン受付にて登録する場合について)
FedExで書類を送付する場合の設定について(オンライン受付にて登録する場合について)
 
Update 46 models(Solar Cell) in SPICE PARK(MAY2024)
Update 46 models(Solar Cell) in SPICE PARK(MAY2024)Update 46 models(Solar Cell) in SPICE PARK(MAY2024)
Update 46 models(Solar Cell) in SPICE PARK(MAY2024)
 
SPICE PARK APR2024 ( 6,793 SPICE Models )
SPICE PARK APR2024 ( 6,793 SPICE Models )SPICE PARK APR2024 ( 6,793 SPICE Models )
SPICE PARK APR2024 ( 6,793 SPICE Models )
 
Update 22 models(Schottky Rectifier ) in SPICE PARK(APR2024)
Update 22 models(Schottky Rectifier ) in SPICE PARK(APR2024)Update 22 models(Schottky Rectifier ) in SPICE PARK(APR2024)
Update 22 models(Schottky Rectifier ) in SPICE PARK(APR2024)
 
SPICE PARK APR2024 ( 6,747 SPICE Models )
SPICE PARK APR2024 ( 6,747 SPICE Models )SPICE PARK APR2024 ( 6,747 SPICE Models )
SPICE PARK APR2024 ( 6,747 SPICE Models )
 
Update 31 models(Diode/General ) in SPICE PARK(MAR2024)
Update 31 models(Diode/General ) in SPICE PARK(MAR2024)Update 31 models(Diode/General ) in SPICE PARK(MAR2024)
Update 31 models(Diode/General ) in SPICE PARK(MAR2024)
 
SPICE PARK MAR2024 ( 6,725 SPICE Models )
SPICE PARK MAR2024 ( 6,725 SPICE Models )SPICE PARK MAR2024 ( 6,725 SPICE Models )
SPICE PARK MAR2024 ( 6,725 SPICE Models )
 
Update 29 models(Solar cell) in SPICE PARK(FEB2024)
Update 29 models(Solar cell) in SPICE PARK(FEB2024)Update 29 models(Solar cell) in SPICE PARK(FEB2024)
Update 29 models(Solar cell) in SPICE PARK(FEB2024)
 
SPICE PARK FEB2024 ( 6,694 SPICE Models )
SPICE PARK FEB2024 ( 6,694 SPICE Models )SPICE PARK FEB2024 ( 6,694 SPICE Models )
SPICE PARK FEB2024 ( 6,694 SPICE Models )
 
Circuit simulation using LTspice(Case study)
Circuit simulation using LTspice(Case study)Circuit simulation using LTspice(Case study)
Circuit simulation using LTspice(Case study)
 
Mindmap of Semiconductor sales business(15FEB2024)
Mindmap of Semiconductor sales business(15FEB2024)Mindmap of Semiconductor sales business(15FEB2024)
Mindmap of Semiconductor sales business(15FEB2024)
 
2-STAGE COCKCROFT-WALTON [SCHEMATIC] using LTspice
2-STAGE COCKCROFT-WALTON [SCHEMATIC] using LTspice2-STAGE COCKCROFT-WALTON [SCHEMATIC] using LTspice
2-STAGE COCKCROFT-WALTON [SCHEMATIC] using LTspice
 
PSpice simulation of power supply for TI is Error
PSpice simulation of power supply  for TI is ErrorPSpice simulation of power supply  for TI is Error
PSpice simulation of power supply for TI is Error
 
IGBT Simulation of Results from Rgext or Rgint
IGBT Simulation of Results from Rgext or RgintIGBT Simulation of Results from Rgext or Rgint
IGBT Simulation of Results from Rgext or Rgint
 
Electronic component sales method centered on alternative proposals
Electronic component sales method centered on alternative proposalsElectronic component sales method centered on alternative proposals
Electronic component sales method centered on alternative proposals
 
Electronic component sales method focused on new hires
Electronic component sales method focused on new hiresElectronic component sales method focused on new hires
Electronic component sales method focused on new hires
 
Mindmap(electronics parts sales visions)
Mindmap(electronics parts sales visions)Mindmap(electronics parts sales visions)
Mindmap(electronics parts sales visions)
 
Chat GPTによる伝達関数の導出
Chat GPTによる伝達関数の導出Chat GPTによる伝達関数の導出
Chat GPTによる伝達関数の導出
 
伝達関数の理解(Chatgpt)
伝達関数の理解(Chatgpt)伝達関数の理解(Chatgpt)
伝達関数の理解(Chatgpt)
 
DXセミナー(2024年1月17日開催)のメモ
DXセミナー(2024年1月17日開催)のメモDXセミナー(2024年1月17日開催)のメモ
DXセミナー(2024年1月17日開催)のメモ
 

Recently uploaded

Recently uploaded (12)

論文紹介: The Surprising Effectiveness of PPO in Cooperative Multi-Agent Games
論文紹介: The Surprising Effectiveness of PPO in Cooperative Multi-Agent Games論文紹介: The Surprising Effectiveness of PPO in Cooperative Multi-Agent Games
論文紹介: The Surprising Effectiveness of PPO in Cooperative Multi-Agent Games
 
LoRaWANスマート距離検出センサー DS20L カタログ LiDARデバイス
LoRaWANスマート距離検出センサー  DS20L  カタログ  LiDARデバイスLoRaWANスマート距離検出センサー  DS20L  カタログ  LiDARデバイス
LoRaWANスマート距離検出センサー DS20L カタログ LiDARデバイス
 
新人研修 後半 2024/04/26の勉強会で発表されたものです。
新人研修 後半        2024/04/26の勉強会で発表されたものです。新人研修 後半        2024/04/26の勉強会で発表されたものです。
新人研修 後半 2024/04/26の勉強会で発表されたものです。
 
Amazon SES を勉強してみる その32024/04/26の勉強会で発表されたものです。
Amazon SES を勉強してみる その32024/04/26の勉強会で発表されたものです。Amazon SES を勉強してみる その32024/04/26の勉強会で発表されたものです。
Amazon SES を勉強してみる その32024/04/26の勉強会で発表されたものです。
 
LoRaWAN スマート距離検出デバイスDS20L日本語マニュアル
LoRaWAN スマート距離検出デバイスDS20L日本語マニュアルLoRaWAN スマート距離検出デバイスDS20L日本語マニュアル
LoRaWAN スマート距離検出デバイスDS20L日本語マニュアル
 
論文紹介:Video-GroundingDINO: Towards Open-Vocabulary Spatio-Temporal Video Groun...
論文紹介:Video-GroundingDINO: Towards Open-Vocabulary Spatio-Temporal Video Groun...論文紹介:Video-GroundingDINO: Towards Open-Vocabulary Spatio-Temporal Video Groun...
論文紹介:Video-GroundingDINO: Towards Open-Vocabulary Spatio-Temporal Video Groun...
 
論文紹介:Selective Structured State-Spaces for Long-Form Video Understanding
論文紹介:Selective Structured State-Spaces for Long-Form Video Understanding論文紹介:Selective Structured State-Spaces for Long-Form Video Understanding
論文紹介:Selective Structured State-Spaces for Long-Form Video Understanding
 
Amazon SES を勉強してみる その22024/04/26の勉強会で発表されたものです。
Amazon SES を勉強してみる その22024/04/26の勉強会で発表されたものです。Amazon SES を勉強してみる その22024/04/26の勉強会で発表されたものです。
Amazon SES を勉強してみる その22024/04/26の勉強会で発表されたものです。
 
知識ゼロの営業マンでもできた!超速で初心者を脱する、悪魔的学習ステップ3選.pptx
知識ゼロの営業マンでもできた!超速で初心者を脱する、悪魔的学習ステップ3選.pptx知識ゼロの営業マンでもできた!超速で初心者を脱する、悪魔的学習ステップ3選.pptx
知識ゼロの営業マンでもできた!超速で初心者を脱する、悪魔的学習ステップ3選.pptx
 
Utilizing Ballerina for Cloud Native Integrations
Utilizing Ballerina for Cloud Native IntegrationsUtilizing Ballerina for Cloud Native Integrations
Utilizing Ballerina for Cloud Native Integrations
 
NewSQLの可用性構成パターン(OCHaCafe Season 8 #4 発表資料)
NewSQLの可用性構成パターン(OCHaCafe Season 8 #4 発表資料)NewSQLの可用性構成パターン(OCHaCafe Season 8 #4 発表資料)
NewSQLの可用性構成パターン(OCHaCafe Season 8 #4 発表資料)
 
Observabilityは従来型の監視と何が違うのか(キンドリルジャパン社内勉強会:2022年10月27日発表)
Observabilityは従来型の監視と何が違うのか(キンドリルジャパン社内勉強会:2022年10月27日発表)Observabilityは従来型の監視と何が違うのか(キンドリルジャパン社内勉強会:2022年10月27日発表)
Observabilityは従来型の監視と何が違うのか(キンドリルジャパン社内勉強会:2022年10月27日発表)
 

ボルテージレギュレータのスパイスモデル

  • 1. Doc no WJVORE001 05 Mar 2004 デバイスモデル デバイスモデル ボルテージ・レギュレータ ボルテージ・レギュレータ 株式会社ビー・テクノロジー Copyright (C) 2004 Bee Technologies Inc.
  • 2. Doc no WJVORE001 05 Mar 2004 ご依頼の方法について お客様に準備して頂くものは以下の 2 点です。 ① データシートまたは、仕様書 半導体メーカーが公開しているデータシート、あるいはカスタム品の場合は、電気的特性が 記述されている仕様書です。 ② ボルテージ・レギュレータのサンプルを 3 個 対象となるボルテージ・レギュレータを 3 個準備して下さい。計測をする際に予備として準備 して頂きます。また、3 個準備出来ない場合はご相談下さい。 お客様より準備して頂いた後にデバイスモデリングを実施致します。当社からお客様にご 提供する納品物は以下の通りです。 ① デバイスモデル(スパイスモデル)⇒ボルテージ・レギュレータのデバイスモデルは等価 回路モデルでご提供致します。 ② デバイスモデリング・レポート ③ 回路図シンボル 以下の 3 つの特性を評価検証し、ご報告致します。 Input-Output Voltage Differential Characteristics Ripple Rejection (R R) Characteristics Output Characteristics 次ページ以降に NEC エレクトロニクスの uPC317 のデバイスモデリング・レポートの一部を 掲載致します。 Copyright (C) 2004 Bee Technologies Inc.
  • 3. Doc no WJVORE001 05 Mar 2004 Input-Output Voltage Differential Characteristics Evaluation circuit DUT U3 IN OUT V ADJ V V6 UPC317 20Vdc R2 240 C3 R3 10u 10 R1 C2 720 10u 0 Simulation Setting Time Domain(Transient) Run to time:100m seconds(TSTOP) Start saving data after:0 seconds Maximum step size:20u seconds Parametric Sweep Sweep Variable:V6 Sweep type:Linear Start value:9 End value:8 Increment:-0.2 Copyright (C) 2004 Bee Technologies Inc.
  • 4. Doc no WJVORE001 05 Mar 2004 20(V) 1(V):Increase –5(V) 10(V) 5(V):Increase –1(V) 9(V) 8(V):Increase –0.2(V) Parametric Sweep Sweep Variable:V6 Sweep type:Linear Start value:9 End value:8 Increment:-0.2 シミュレーション結果 VIN-VOUT=3.582(V) Copyright (C) 2004 Bee Technologies Inc.
  • 5. Doc no WJVORE001 05 Mar 2004 Ripple Rejection (R R) Characteristics Evaluation circuit DUT U3 IN OUT V ADJ V UPC317 D2F60/SDG C1 R2 D1 D2 1000u 240 C3 D2F60/SDG R3 10u D3 D4 10 V4 R1 C2 VOFF = 0 D2F60/SDG D2F60/SDG VAMPL = 1.41 720 10u FREQ = 50 V5 13Vdc 0 V4 is VIN=1VR.M.S of the Ripple Rejection (R R) . Copyright (C) 2004 Bee Technologies Inc.
  • 6. Doc no WJVORE001 05 Mar 2004 Simulation Setting Time Domain(Transient) Run to time:100m seconds(TSTOP) Start saving data after:0 seconds Maximum step size:20u seconds シミュレーション結果 Copyright (C) 2004 Bee Technologies Inc.
  • 7. Doc no WJVORE001 05 Mar 2004 From an analytical result Ripple of VOUT=0.0005(V) Ripple of VIN=2.812(V) Ripple Rejection is dB=20*log10(2.812/0.0005)=20*3.75=75(dB) dB=20*log10(Ripple of VIN / Ripple of VOUT) Copyright (C) 2004 Bee Technologies Inc.
  • 8. Doc no WJVORE001 05 Mar 2004 Output Characteristics Evaluation circuit DUT U3 IN OUT ADJ V E1 V(N07181,0)+V(N07390,0) UPC317 OUT+ IN+ D2F60/SDG C1 R2 D1 D2 OUT- IN- 2000u 240 ABM C3 D2F60/SDG EVALUE 100u V(N08215,0)*(V(%IN+, %IN-)-1) D3 D4 V4 R1 C2 R4 VOFF = 0 D2F60/SDG D2F60/SDG VAMPL = 20 720 10u 10MEG FREQ = 50 R3 10 0 N07181 N07390 V1 = 10 V5 V1 = 0 V6 V2 = 0.05 R5 V2 = 100 R6 TD = 50m TD = 0 TR = 500m 10MEG TR = 50n 10MEG TF = 50n TF = 50n PW = 50n PW = 50ms PER = 600ms PER = 600ms 0 Simulation Setting Time Domain(Transient) Run to time:550m seconds(TSTOP) Start saving data after:0 seconds Maximum step size:20u seconds V_OUT I_OUT Copyright (C) 2004 Bee Technologies Inc.
  • 9. Doc no WJVORE001 05 Mar 2004 シミュレーション結果 Copyright (C) 2004 Bee Technologies Inc.