Este documento presenta un circuito digital implementado con chips MSI. El circuito toma una entrada X de 4 bits y produce una salida Y de 4 bits que representa el valor de X más 3 cuando X es mayor o igual a 4 pero menor a 8. Se muestran diagramas del circuito y código VHDL, y se hacen preguntas sobre cómo mapear los componentes MSI en el diseño VHDL.
Tema 10. Dinámica y funciones de la Atmosfera 2024
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN SISTEMAS DIGITALES 1, Mejoramiento (2020 PAO 1)
1. vasanza
SISTEMAS DIGITALES 1
EXAMEN MEJORAMIENTO
Fecha: 2020/09/24 PAO1 2020-2021
Nombre: _________________________________________________ Paralelo: __________
Problema #1 (x%)
El siguiente circuito implementado con chips MSI, la salida Y de 4 bits presenta el valor de X en exceso a
3 (XS3) cuando la entrada X es mayor e igual que 4 y menor que 8. La Fig. 1 muestra el bloque general de
entradas y salidas del Sistema Digital, en la Fig. 2 se muestra el detalle de los componentes MSI utilizado,
tal como se muestra a continuación:
Fig. 1. Entradas y Salidas del Sistema Digital
Fig. 2. Diagrama del Sistema Digital completo usando componentes MSI
2. vasanza
En la Fig. 3, se presenta el paquete creado en VHDL del diagrama presentado en la Fig. 2:
Fig. 3. Archivo “componentes.vhd”
El código corresponde a la declaración estructural del sistema digital presentado en la Fig.2, haciendo uso
del paquete presentado en la Fig. 3, se muestra a continuación:
Fig. 4. Archivo “SistemaDigital.vhd”
Dada las siguientes opciones, selecciones la que usted crea es la correcta para el mapeo de los componentes
MSI: U1 y U2, que hacen falta en la Fig. 4:
a) U1:decoder port map(x(3),x(2),vcc,e0,e1,e2,e3); U2:mux2a1 port map(e1,gnd,vcc,vcc,en);
b) U1:decoder port map(x(1),x(0),vcc,e0,e1,e2,e3); U2:mux2a1 port map(en,gnd,vcc,vcc,en);
c) U1:decoder port map(x(3),x(2),gnd,e0,e1,e2,e3); U2:mux2a1 port map(e1,gnd,vcc,gnd,en);
d) U1:decoder port map(x(1),x(0),vcc,e3,e2,e1,e0); U2:mux2a1 port map(en,gnd,vcc,vcc,e1);
e) Ninguna de las anteriores.
3. vasanza
Problema #2 (x%)
El siguiente circuito implementado con chips MSI, la salida Y de 4 bits presenta el valor de X en exceso a
3 (XS3) cuando la entrada X es mayor e igual que 4 y menor que 8. La Fig. 1 muestra el bloque general de
entradas y salidas del Sistema Digital, en la Fig. 2 se muestra el detalle de los componentes MSI utilizado,
tal como se muestra a continuación:
Fig. 1. Entradas y Salidas del Sistema Digital
Fig. 2. Diagrama del Sistema Digital completo usando componentes MSI
4. vasanza
En la Fig. 3, se presenta el paquete creado en VHDL del diagrama presentado en la Fig. 2:
Fig. 3. Archivo “componentes.vhd”
El código corresponde a la declaración estructural del sistema digital presentado en la Fig.2, haciendo uso
del paquete presentado en la Fig. 3, se muestra a continuación:
Fig. 4. Archivo “SistemaDigital.vhd”
Dada las siguientes opciones, selecciones la que usted crea es la correcta para el mapeo de los componentes
MSI: U3 y U4, que hacen falta en la Fig. 4:
a) U3:mux4a1 port map(x(3),x(2),not(vcc),vcc,vcc,vcc,en,y(3));
U4:mux4a1 port map(x(1),x(0),vcc,not(vcc),not(vcc),not(vcc),e1,y(2));
b) U3:mux4a1 port map(x(1),x(0),not(vcc),vcc,vcc,vcc,e1,y(3));
U4:mux4a1 port map(x(3),x(2),vcc,not(vcc),not(vcc),not(vcc),en,y(2));
c) U3:mux4a1 port map(x(1),x(0),not(vcc),vcc,vcc,vcc,en,y(3));
U4:mux4a1 port map(x(1),x(0),vcc,not(vcc),not(vcc),not(vcc),en,y(2));
d) U3:mux4a1 port map(x(3),x(2),not(vcc),vcc,vcc,vcc,en,y(3));
U4:mux4a1 port map(x(3),x(2),vcc,not(vcc),not(vcc),not(vcc),en,y(2));
e) Ninguna de las anteriores.
5. vasanza
Problema #3 (x%)
El siguiente circuito implementado con chips MSI, la salida Y de 4 bits presenta el valor de X en exceso a
3 (XS3) cuando la entrada X es mayor e igual que 4 y menor que 8. La Fig. 1 muestra el bloque general de
entradas y salidas del Sistema Digital, en la Fig. 2 se muestra el detalle de los componentes MSI utilizado,
tal como se muestra a continuación:
Fig. 1. Entradas y Salidas del Sistema Digital
Fig. 2. Diagrama del Sistema Digital completo usando componentes MSI
6. vasanza
En la Fig. 3, se presenta el paquete creado en VHDL del diagrama presentado en la Fig. 2:
Fig. 3. Archivo “componentes.vhd”
El código corresponde a la declaración estructural del sistema digital presentado en la Fig.2, haciendo uso
del paquete presentado en la Fig. 3, se muestra a continuación:
Fig. 4. Archivo “SistemaDigital.vhd”
Dada las siguientes opciones, selecciones la que usted crea es la correcta para el mapeo de los componentes
MSI: U5 y U6, que hacen falta en la Fig. 4:
a) U5:mux4a1 port map(x(3),x(2),vcc,not(vcc),not(vcc),vcc,en,y(1));
U6:mux4a1 port map(x(1),x(0),vcc,not(vcc),vcc,not(vcc),e1,y(0));
b) U5:mux4a1 port map(x(1),x(0),vcc,not(vcc),not(vcc),vcc,e1,y(1));
U6:mux4a1 port map(x(3),x(2),vcc,not(vcc),vcc,not(vcc),en,y(0));
c) U5:mux4a1 port map(x(3),x(2),vcc,not(vcc),not(vcc),vcc,en,y(1));
U6:mux4a1 port map(x(3),x(2),vcc,not(vcc),vcc,not(vcc),en,y(0));
d) U5:mux4a1 port map(x(1),x(0),vcc,not(vcc),not(vcc),vcc,en,y(1));
U6:mux4a1 port map(x(1),x(0),vcc,not(vcc),vcc,not(vcc),en,y(0));
e) Ninguna de las anteriores.