✅ 1. ¿Cuál es la descripción correcta de los Thread Level Parallelism (TPL)? ✅ 2. ¿Cuáles son los factores a considerar en el diseño de sistemas empotrados? ✅ 3. ¿Cuál es la definición correcta del Advanced Trace Bus (ATB)? ✅ 4. ¿Cuál de las siguientes descripciones es la correcta de los registros de control mpubase y mpuacc en el procesador NIOSII? ✅ 5. Indique las principales diferencias entre SoC y SoPC ✅ 6. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de procesadores NIOSII/f y NIOSII /e. ✅ 7. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento: ✅ 8. Indique cuales de las funciones de los siguientes registros de propósito general del NIOSII no es la correcta. ✅ 9. Indique cuál de las siguientes características corresponden a la ALU del procesador NIOSII ✅ 10. Indique que tabla comparativa es la correcta con respecto al bus AVALON.

1. vasanza 1
DISEÑO DE SISTEMAS DIGITALES
LECCIÓN 1P (30/100)
Fecha: 2019/06/27 I termino 2019-2020
Nombre: _________________________________________________ Paralelo: __________
1. ¿Cuál es la descripción correcta de los Thread Level Parallelism (TPL)?
a) Capaz de colocar en cola todas las direcciones.
b) Las arquitecturas permiten aumentos rápidos en la velocidad del procesador.
c) El servidor no puede servir a cada cliente dentro de todos los hilos separados.
d) Capaz de realizar inteligencia artificial.
2. ¿Cuáles son los factores a considerar en el diseño de sistemas empotrados?
a) Necesidad de computación especial, fiabilidad y costo.
b) Optimización de arquitectura e independencia tecnológica.
c) Restricción en tiempo real y consumo de energía.
d) b y c
e) a y b
f) a y c
g) Todas las anteriores
3. ¿Cuál es la definición correcta del Advanced Trace Bus (ATB)?
a) Bus sin interfaz de prueba
b) Memoria distribuida con interfaz de prueba
c) Memoria local sin interfaz de prueba.
d) Bus con interfaz de prueba
4. ¿Cuál de las siguientes descripciones es la correcta de los registros de control mpubase y
mpuacc en el procesador NIOSII?
a) Solo está disponible en sistemas con una MPU y funcionan independientemente del registro
mpubase.
b) Solo está disponible en sistemas con varias MPU y funcionan en conjunto con mpuacc.
c) Permiten configurar y recuperar información de la región MPU cuando funcionan en conjunto con
mpuacc.
d) Ninguna de las anteriores.
5. Indique las principales diferencias entre SoC y SoPC
a) Todo en un solo chip, y acelerador de hardware especial.
b) Agrega la capacidad de programar y se basa en técnicas de reusabilidad.
c) Periféricos de entrada y procesador.
d) Todas las anteriores

2. vasanza 2
6. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de
procesadores NIOSII/f y NIOSII /e.
a)
Parámetro Nios II/f Nios II/e
Branch
prediction
Static None
MMU No No
Max freq 290 MHz 270 MHz
b)
Parámetro Nios II/f Nios II/s
Pipeline 6 stages 5 stages
Hard multiplier 1 cycle 3 cycles
Instruction
cache
Configurable Configurable
c)
Parámetro Nios II/s Nios II/e
Data cache Configurable None
MMU No No
Hard
multiplier
1 cycle 3 cycles
d)
Parámetro Nios II/f Nios II/e
Branch
prediction
Dynamic None
MMU Yes No
Max freq 290 MHz 270 MHz
7. Indique cual es el resultado en el siguiente ejemplo de encapsulamiento:
a) 20
b) 30
c) 50
d) 60

3. vasanza 3
8. Indique cuales de las funciones de los siguientes registros de propósito general del NIOSII no
es la correcta.
a) Exception address
b) Global pointer
c) Stack pointer
d) Breakpoint temporary
9. Indique cuál de las siguientes características corresponden a la ALU del procesador NIOSII
a) No proporciona hardware para soportar cualquier tipo de instrucciones.
b) Soporta solo operaciones aritméticas y lógicas, así como el almacenamiento de registros de
propósito general.
c) Proporciona hardware para soportar cualquier tipo de instrucciones.
d) Restaura el estado del sistema.
10. Indique que tabla comparativa es la correcta con respecto al bus AVALON.
a)
Signal type width
nReset 1
irq 1…32
b)
Signal type width
Address 1…32
writedata 1…32
c)
Signal type width
Address 1…24
writedata 1…32
d)
Signal type width
Chipselect 1…32
writedata 1…32