고주파 신호를 증폭하는 RF 증폭기를 설계하여 CE 증폭기의 기본 원리인 Bias와 증폭도를 이해하고 CE 증폭기를 설계하고 제작할 수 있다.

1. 설계 4. RF 증폭기(Amplifier)
□ 목적: 고주파 신호를 증폭하는 RF 증폭기를 설계하여 CE 증폭기의 기본
원리인 Bias와 증폭도를 이해하고 CE 증폭기를 설계하고 제작할 수 있다.
□ 준비물
 Transistor: 2N2222
 Capacitor
 Resistor
 LCR Meter

2. 예비보고서(110점)
1. TR이 증폭기로 동작하는 원리를 carrier, emitter, base, collector 관점에서
설명하라. (30점)
2. RF 증폭기 등급을 나타내는 class A, AB, B, C 등을 bias, 전력 관점에서
조사하라. (30점)
3. RF 증폭기의 증폭도 공식을 조사하라. (20점)
4. RF 증폭기에서 capacitor가 사용되는 이유를 DC-blocking cap, bypass
cap 관점에서 조사하라. (30점)

3. 결과보고서(설계 및 제작 방법: 400점)
1. QUCS를 이용해 CE 증폭기의 Bias를 설계한다. (60점)
 저항만을 이용하여 설계한다. (30점)
 설계한 CE 증폭기가 Active 상태인 것을 확인한다. (30점: CEBEC VVI ,, )
2. QUCS를 이용해 25dB(= 전압 비율 17.8) 이상의 이득을 가진 CE 증폭기
를 설계하고 제작한다. (340점)
  50SR , 100cf [kHz]로 가정
 Capacitor와 저항을 이용하여 DC Bias와 AC Path를 분리한다. (30점)
 부하 저항이 없는 CE 증폭기를 제작하여 Bias를 측정한다. (20점:
CEBEC VVI ,, )
 RF Amp가 포화될 경우 이전에 설계한 20dB Attenuator를 RF Amp의
입력에 달아 입력을 줄여준다.
 Bias의 이론 계산 결과와 실제 제작한 Amp의 Bias 측정 결과가 차
이 나는 이유는 무엇인지 생각하라. (30점)
 RF Amp의 LR 은 제거하여 부하를 개방으로 만든다. 이때 증폭기 성
능을 출력 전압 관점으로 검증한다. 입력 전압을 증가시켰을 때 출력
전압이 Bias까지 포화되는 특성이 나타나면 증폭기는 정상 동작하고
있다. (20점)
 부하가 개방인 경우 RF Amp의 전압 이득을 측정한다. 전압 이득은
반드시 25dB보다 커야 한다. (10점)
 부하에  51LR 을 단 경우 전압 이득을 측정한다.  51LR 인 경우
부하의 출력 전압은 정상적으로 관측되는가? (20점)

4.  다시  kRL 1 을 달고 주파수에 대한 CE 증폭기의 전압 이득 특성을
Bode Plot(Amplitude [dB] and Phase)을 이용하여 그린다. 참고로
CE 증폭기에는 저주파 차단 주파수 Lf 과 고주파 차단 주파수 Uf 이
존재한다. 차단 주파수는 정상 전압 이득에서 3dB만큼 전압 이득이
떨어지는 주파수이다. (60점)
 주파수는 5개를 택해서 관측한다( Lf , Uf , cf , Lf1.0 , Uf10 ).
 Amplitude는 VA10log20 를 이용해 계산한다.
 Phase는 Oscilloscope를 이용해 시간을 측정해 환산한다. 예를
들어 측정 시간을 t 라고 하면 Phase는 tftft  
3602 가
된다.
 RF Amp의 등가 출력 저항 oR 를 측정하라. 이를 위해 부하에 가변 저
항을 사용한다. (50점)
 부하가 1LL RR  일 때 부하 전압측정값을 1V
 부하가 2LL RR  일 때 부하 전압측정값을 2V
 이때
2112
21
21
LL
LLo
RVRV
VV
RRR


 로 계산할 수 있다.
 입력 전압과 출력 전압의 비율이 정확히 25 dB가 되게 할 수 있는
방법은 무엇인가? 설계와 제작으로 모두 검증하라. (100점)