✅ Sensor networks for agriculture based on FPGA
✅ PID control for DC motor based on FPGA
✅ PID control for angular position based on FPGA
✅ Writing letters through eye movement using
✅ Machine Learning based on FPGA
✅ EyeTracker Classification of subjects with Parkinson's using Machine Learning based on FPGA
✅ EEG + Flex-Sensor Medical Equipments - HTMC
✅ Continuous recording camera with Data stored in SD memory based on FPGA
✅ Digital synthesizer based on FPGA
✅ Microcontroller Architecture PIC 16F877A
✅ Behavioral signal processing with Machine Learning based on FPGA
✅ Out-door non-line-of-the-sight (NLOS) Processing with Machine Learning based on FPGA
✅ Phrases recognition with Machine Learning using MYO device based on FPGA
✅ Alphabet letters recognition with Machine Learning using MYO device based on FPGA
✅ EMG signal processing with Machine Learning based on FPGA
✅ Epileptic disease clustering with Machine Learning based on FPGA
✅ EEG signal processing with Machine Learning based on FPGA
✅ EEG + EMG with Machine Learning based on FPGA
✅ Parkinson's disease with Machine Learning based on FPGA
⭐⭐⭐⭐⭐ (Práctica 1) DESARROLLO DE APLICACIONES CON MÓDULOS ARDUINOVictor Asanza
Este documento presenta un curso sobre el desarrollo de aplicaciones con módulos Arduino. Cubre temas como microcontroladores, entradas y salidas digitales y analógicas, sensores, actuadores y periféricos. Incluye una introducción a la programación en Arduino y una serie de prácticas como el control de LEDs, displays, motores y más. El plan de estudios consta de 11 sesiones con prácticas graduadas para aprender a utilizar las capacidades de entrada/salida del Arduino.
Sensor networks for agriculture based on Cyber-Physical System *[5,6]
ftulcan, eveyusol
Jhespina, jeancast
Monitoring of upper-limb EMG signal activities using Cyber-Physical System *[1,2,3]
Kercmari, cessvera
Health Monitoring System Using ECG Signal based on Cyber-Physical System *[1,2,3]
Structural health monitoring using inertial sensors based on Cyber-Physical System *[5,6]
Tsunami early warning using inertial sensors based on Cyber-Physical System *[5,6]
Behavioral signal processing based on Cyber-Physical System *[4,5]
vsolano, angaenca
Home automation system based on Cyber-Physical System *[5,6]
mdyagual
Energy consumption monitoring of multi-unit residential based on Cyber-Physical System *[5,6]
rsvintim, lnramire
Home energy monitoring based on Cyber-Physical System *[5,6]
dllerena, aavelez
Cyber Physical System applied in poultry production *[5,6]
wijoayal, cearias
Pig farm production monitoring based on Cyber-Physical System *[5,6]
fjbarros, davargas
Water quality parameters Analysis for shrimp farm based on Cyber-Physical System *[5,6]
eriaruiz, jesfacap
⭐⭐⭐⭐⭐ SISTEMAS EMBEBIDOS, END DEVICE & COORDINATOR (2020 PAO 1)Victor Asanza
SISTEMAS EMBEBIDOS END DEVICE (Free RTOS)
Codigo #FreeRTOS End Device en #Proteus
Codigo #FreeRTOS End Device en #Arduino
SISTEMAS EMBEBIDOS COORDINATOR (Phyton)
Codigo #Python Coordinator en #Raspberry
Prueba de envío y recepción de tramas con el End Device read.py
Coordinador con validación de datos, envío a #ThingSpeak y activación de salida PWM proyecto. py
⭐⭐⭐⭐⭐ SISTEMAS EMBEBIDOS, END DEVICE + Free RTOS (2020 PAO 1)Victor Asanza
El End Device deberá realizar las siguientes tareas:
Hacer un muestreo de la señal analógica del sensor 1 cada 1 segundo.
Al terminar los 60 segundos de adquisición (equivalente al almacenamiento de forma estática 60 valores en SRAM), se deberá calcular el valor promedio de esos valores.
En todo momento, el End Device deberá estar pendiente de toda trama de comunicación serial UART que éste reciba
⭐⭐⭐⭐⭐ (Práctica 5) DESARROLLO DE APLICACIONES CON #PIC16F886Victor Asanza
El documento describe un curso sobre el desarrollo de aplicaciones con el microcontrolador PIC16F886. Cubre temas como las características técnicas del PIC16F886, entradas y salidas digitales y analógicas, periféricos, y una introducción a la programación. Incluye 21 prácticas sobre el uso de diferentes sensores, actuadores y periféricos conectados al PIC16F886.
⭐⭐⭐⭐⭐ (Práctica 4) DESARROLLO DE APLICACIONES CON #PIC16F886Victor Asanza
✅ Objetivo
▷ Aprender hacer uso de dos displays cátodo común.
▷ Implementar un contador decimal de dos dígitos.
✅ Duración
▷ 30min
✅ Materiales
▷ Módulo de desarrollo PIC16F886
▷ Dos dislays 7 segmentos cátodo común
✅ Descripción
▷ El presente proyecto hace uso de dos display de 7 segmentos cátodo común.
Implementaremos un contador decimal de dos dígitos cuyo incremento será mediante el botón MCLR.
✅ Programacion de Sistemas Embebidos
✅ Uso de lenguaje C en sistemas embebidos
✅ Compiladores, depuradores y ambientes de desarrollo
para sistemas embebidos
✅ Gestión de memoria en ambientes con pocos recursos
computacionales
✅ Patrón de diseño máquina de estado
⭐⭐⭐⭐⭐ (Práctica 1) DESARROLLO DE APLICACIONES CON MÓDULOS ARDUINOVictor Asanza
Este documento presenta un curso sobre el desarrollo de aplicaciones con módulos Arduino. Cubre temas como microcontroladores, entradas y salidas digitales y analógicas, sensores, actuadores y periféricos. Incluye una introducción a la programación en Arduino y una serie de prácticas como el control de LEDs, displays, motores y más. El plan de estudios consta de 11 sesiones con prácticas graduadas para aprender a utilizar las capacidades de entrada/salida del Arduino.
Sensor networks for agriculture based on Cyber-Physical System *[5,6]
ftulcan, eveyusol
Jhespina, jeancast
Monitoring of upper-limb EMG signal activities using Cyber-Physical System *[1,2,3]
Kercmari, cessvera
Health Monitoring System Using ECG Signal based on Cyber-Physical System *[1,2,3]
Structural health monitoring using inertial sensors based on Cyber-Physical System *[5,6]
Tsunami early warning using inertial sensors based on Cyber-Physical System *[5,6]
Behavioral signal processing based on Cyber-Physical System *[4,5]
vsolano, angaenca
Home automation system based on Cyber-Physical System *[5,6]
mdyagual
Energy consumption monitoring of multi-unit residential based on Cyber-Physical System *[5,6]
rsvintim, lnramire
Home energy monitoring based on Cyber-Physical System *[5,6]
dllerena, aavelez
Cyber Physical System applied in poultry production *[5,6]
wijoayal, cearias
Pig farm production monitoring based on Cyber-Physical System *[5,6]
fjbarros, davargas
Water quality parameters Analysis for shrimp farm based on Cyber-Physical System *[5,6]
eriaruiz, jesfacap
⭐⭐⭐⭐⭐ SISTEMAS EMBEBIDOS, END DEVICE & COORDINATOR (2020 PAO 1)Victor Asanza
SISTEMAS EMBEBIDOS END DEVICE (Free RTOS)
Codigo #FreeRTOS End Device en #Proteus
Codigo #FreeRTOS End Device en #Arduino
SISTEMAS EMBEBIDOS COORDINATOR (Phyton)
Codigo #Python Coordinator en #Raspberry
Prueba de envío y recepción de tramas con el End Device read.py
Coordinador con validación de datos, envío a #ThingSpeak y activación de salida PWM proyecto. py
⭐⭐⭐⭐⭐ SISTEMAS EMBEBIDOS, END DEVICE + Free RTOS (2020 PAO 1)Victor Asanza
El End Device deberá realizar las siguientes tareas:
Hacer un muestreo de la señal analógica del sensor 1 cada 1 segundo.
Al terminar los 60 segundos de adquisición (equivalente al almacenamiento de forma estática 60 valores en SRAM), se deberá calcular el valor promedio de esos valores.
En todo momento, el End Device deberá estar pendiente de toda trama de comunicación serial UART que éste reciba
⭐⭐⭐⭐⭐ (Práctica 5) DESARROLLO DE APLICACIONES CON #PIC16F886Victor Asanza
El documento describe un curso sobre el desarrollo de aplicaciones con el microcontrolador PIC16F886. Cubre temas como las características técnicas del PIC16F886, entradas y salidas digitales y analógicas, periféricos, y una introducción a la programación. Incluye 21 prácticas sobre el uso de diferentes sensores, actuadores y periféricos conectados al PIC16F886.
⭐⭐⭐⭐⭐ (Práctica 4) DESARROLLO DE APLICACIONES CON #PIC16F886Victor Asanza
✅ Objetivo
▷ Aprender hacer uso de dos displays cátodo común.
▷ Implementar un contador decimal de dos dígitos.
✅ Duración
▷ 30min
✅ Materiales
▷ Módulo de desarrollo PIC16F886
▷ Dos dislays 7 segmentos cátodo común
✅ Descripción
▷ El presente proyecto hace uso de dos display de 7 segmentos cátodo común.
Implementaremos un contador decimal de dos dígitos cuyo incremento será mediante el botón MCLR.
✅ Programacion de Sistemas Embebidos
✅ Uso de lenguaje C en sistemas embebidos
✅ Compiladores, depuradores y ambientes de desarrollo
para sistemas embebidos
✅ Gestión de memoria en ambientes con pocos recursos
computacionales
✅ Patrón de diseño máquina de estado
⭐⭐⭐⭐⭐ (Práctica 3) DESARROLLO DE APLICACIONES CON #PIC16F886Victor Asanza
Este documento presenta un curso sobre el desarrollo de aplicaciones con el microcontrolador PIC16F886. Cubre temas como las características técnicas del PIC16F886, entradas y salidas digitales y analógicas, periféricos, y una introducción a la programación. Incluye 21 prácticas sobre el uso de diferentes sensores, actuadores y módulos de comunicación.
Propuesta 1: BÚSQUEDA DE DATOS
Propuesta 2-3: ORDENAMIENTO DE DATOS
Propuesta 4: Microprocessor Architecture.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Problema #1 (50%) Dado el siguiente diagrama de un microprocesador genérico de 32 bits por instrucción de hasta 1023 instrucciones visto completamente en clase, que utiliza datos almacenados en memoria RAM (Register Files), como se muestra a continuación.
Problema #2: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de Instrucciones de un microprocesador son ciertas?
Problema #3: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias EEPROM son ciertas?
Problema #4: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de datos (Register File) son ciertas?
Problema #5: (20%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Este documento introduce los conceptos básicos de los sistemas embebidos. Explica que un sistema embebido es un sistema computacional diseñado para realizar tareas específicas como parte de un sistema más grande que incluye componentes electrónicos y mecánicos. También describe herramientas de desarrollo comunes para sistemas embebidos como Arduino, Raspberry Pi y XBee, y menciona ejemplos de aplicaciones como la automotriz, robótica y electrónica de consumo. Finalmente, señala desafíos como la seg
Este documento presenta una introducción al microcontrolador MSP430 de Texas Instruments. Describe las características clave de la familia MSP430 como su bajo consumo de energía, amplia gama de dispositivos y compatibilidad de software. Explica aspectos como la arquitectura, memoria, periféricos e identificación de los dispositivos MSP430G que se usarán en el curso. También resume los registros de funciones especiales, reseteos, interrupciones y condiciones iniciales del dispositivo después del reset.
Este documento describe un proyecto de laboratorio para implementar un contador ascendente de 0 a 999 con salida en displays de 7 segmentos multiplexados. Explica el objetivo de mostrar números en varios displays de forma secuencial usando multiplexación, y describe el diseño del circuito con ATmega8, displays y otros componentes. También incluye el diagrama de flujo y el programa en ensamblador para implementar la funcionalidad del contador.
Este documento presenta un curso sobre microcontroladores PIC18F4550 que incluye temas como bootloaders, CCS y Proteus. El curso se enfoca en desarrollar aplicaciones para resolver problemas reales con eficiencia. Incluye capítulos sobre introducción a microcontroladores, lenguaje C y librerías incorporadas.
Los microcontroladores AVR son una familia de microcontroladores RISC de 8 bits fabricados por Atmel. Tienen una arquitectura Harvard con 32 registros de 8 bits y memoria de datos, programa e I/O separadas. Los AVR tienen una arquitectura de tubería de dos etapas que los hace relativamente rápidos para microcontroladores de 8 bits. La familia incluye modelos desde el ATtiny11 de 1KB hasta el ATxmega256A3 con 256KB de memoria y periféricos avanzados.
Este documento describe los conceptos básicos de los microcontroladores. Explica que los microcontroladores varían en bits, desde 4 hasta 32 bits, y deben escogerse de acuerdo a las características requeridas por la aplicación. Describe las arquitecturas básicas de los microcontroladores, incluyendo arquitecturas basadas en acumulador, registros y pila. También cubre los tipos de memoria, registros de configuración y periféricos comunes en microcontroladores.
Este documento presenta una introducción al microcontrolador Atmega8. Explica brevemente la historia y desarrollo de los microcontroladores, describiendo sus principales componentes como la CPU, memoria y puertos de E/S. Luego detalla algunas aplicaciones comunes de los microcontroladores en industria, electrónica y otros campos. Finalmente resume las dos principales arquitecturas de microcontroladores, Von Neumann y Harvard.
El documento describe la arquitectura y operación del microcontrolador PIC16F877. Tiene una memoria FLASH de 8K palabras de 14 bits que permite reprogramarlo fácilmente. Sus características principales incluyen un conjunto de 35 instrucciones RISC de un ciclo, timers, módulos de conversión analógica-digital y comunicación serie. La memoria está organizada en programas, datos y EEPROM, y la CPU ejecuta instrucciones para operar sobre los registros y periféricos.
Este documento describe diferentes tipos de microcontroladores fabricados por la compañía Atmel. Explica que Atmel produce una amplia variedad de microcontroladores que van desde pequeños a grandes, débiles a potentes. Luego describe los usos principales de los microcontroladores Atmel, incluidos usos automotrices, electrodomésticos, automatización industrial y más.
El documento describe las características de diferentes tipos de microcontroladores como AVR, MSP430, Freescale y 8051. Explica sus arquitecturas, instrucciones, memoria, periféricos y clasificaciones. También cubre las tecnologías Controller Continuum de Freescale y los módulos Basic Stamp de Parallax.
Este documento describe un curso sobre microcontroladores PIC utilizando el lenguaje C. Explica los diferentes tipos de microcontroladores PIC, el lenguaje C específico para PIC, la configuración de puertos de E/S, y ejemplos de código como el parpadeo de LEDs. También proporciona detalles sobre el compilador PIC C, directivas de preprocesador, y funciones integradas para la gestión de puertos y temporización.
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN B RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. (6%) Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo.
✅ 2. Indique cuál de las siguientes respuestas explica el significado de SIMD y SISD:
✅ 3. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 4. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 5. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 6. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 7. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 8. Indique que respuesta describe los valores que se deben de imprimir de las variables ‘i’ y ‘count’:
✅ 9. Escribir el código en lenguaje C que permita calcular el valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 10. Complete el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 11. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 12. Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna:
✅ 13. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura de los Elementos Lógicos (LE) del Cyclone IV:
✅ 14. Dada la siguiente arquitectura simplificada del microprocesador, colocar la numeración correspondiente a cada una de las tareas realizadas por el microprocesador:
✅ 15. Unir con líneas los elementos o tareas básicas de cada temática:
El documento describe lo que es un microcontrolador, explicando que es un circuito integrado programable que contiene los componentes básicos de un computador en un solo chip, como procesador, memoria y puertos de entrada y salida. Se utilizan para controlar dispositivos debido a su pequeño tamaño. Un microcontrolador normalmente contiene un procesador, memoria RAM y ROM, líneas de entrada y salida, y módulos para controlar periféricos. El documento luego procede a describir en detalle las características y espec
1) El documento describe los microcontroladores, específicamente los microcontroladores de 8 bits y la serie Atmel AVR. 2) Se eligió el microcontrolador ATmega1281 debido a su velocidad, memoria y capacidad de incluir dos puertos seriales USART. 3) El kit de evaluación STK500 permite programar y probar microcontroladores AVR como el ATmega8515 de manera rápida.
1. El microcontrolador PIC16F87X es de 8 bits con CPU RISC, memoria flash hasta 8KB y RAM hasta 368B. Tiene conversor A/D de 10 bits, timers y módulos de comunicación.
2. Los registros de funciones especiales incluyen el registro de estado, registro de opciones y registro INTCON para programar interrupciones.
3. El PIC16F87X tiene periféricos como timers, módulos CCP, USART, SPI y puertos I/O.
El documento describe el conjunto de instrucciones del microcontrolador PIC18F4550. Explica que tiene 75 instrucciones estándar y 8 instrucciones extendidas, la mayoría de una palabra excepto 4 de dos palabras. Describe los 4 tipos de instrucciones (orientadas a byte, bit, literales y control) y sus operandos. También explica las características de las instrucciones como su tiempo de ejecución y el uso del registro de trabajo W.
Este documento presenta un curso básico sobre el microcontrolador PIC16F877. Explica brevemente la historia e importancia de los microcontroladores, la metodología de estudio, y las características principales del PIC16F877 como su arquitectura interna, ciclo de instrucción, organización de la memoria y herramientas de programación. También resume los diferentes módulos que componen el curso, incluyendo el manejo de puertos digitales, temporizadores, conversión analógica-digital, comunicación serie asíncron
En este laboratorio se diseñó hardware y software embebido para medir y controlar la velocidad de un motor DC utilizando un sensor IR y un FPGA Artyx-7. El hardware diseñado en Vivado incluyó un procesador MicroBlaze y varios IPs como switches, LEDs, display, botones, XADC, timer y UART. El software en Vitis implementó tareas multi-hilo para medir la velocidad del motor usando el sensor IR, calcularla mediante una fórmula y mostrarla a través de UART y los displays.
El documento describe un robot vigilante con una cámara programable para tomar fotos periódicamente y transferirlas a una PC. Consta de cinco módulos: cámara y procesamiento de imágenes, estructura física basada en un bote de basura, sensores ultrasónicos y de infrarrojos para detección de obstáculos, movimiento mediante motores a pasos con control alámbrico y trayectoria programable, y documentación del proceso de elaboración.
⭐⭐⭐⭐⭐ (Práctica 3) DESARROLLO DE APLICACIONES CON #PIC16F886Victor Asanza
Este documento presenta un curso sobre el desarrollo de aplicaciones con el microcontrolador PIC16F886. Cubre temas como las características técnicas del PIC16F886, entradas y salidas digitales y analógicas, periféricos, y una introducción a la programación. Incluye 21 prácticas sobre el uso de diferentes sensores, actuadores y módulos de comunicación.
Propuesta 1: BÚSQUEDA DE DATOS
Propuesta 2-3: ORDENAMIENTO DE DATOS
Propuesta 4: Microprocessor Architecture.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Problema #1 (50%) Dado el siguiente diagrama de un microprocesador genérico de 32 bits por instrucción de hasta 1023 instrucciones visto completamente en clase, que utiliza datos almacenados en memoria RAM (Register Files), como se muestra a continuación.
Problema #2: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de Instrucciones de un microprocesador son ciertas?
Problema #3: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias EEPROM son ciertas?
Problema #4: (10%) ¿Cuáles de las siguientes afirmaciones referentes a las memorias de datos (Register File) son ciertas?
Problema #5: (20%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Este documento introduce los conceptos básicos de los sistemas embebidos. Explica que un sistema embebido es un sistema computacional diseñado para realizar tareas específicas como parte de un sistema más grande que incluye componentes electrónicos y mecánicos. También describe herramientas de desarrollo comunes para sistemas embebidos como Arduino, Raspberry Pi y XBee, y menciona ejemplos de aplicaciones como la automotriz, robótica y electrónica de consumo. Finalmente, señala desafíos como la seg
Este documento presenta una introducción al microcontrolador MSP430 de Texas Instruments. Describe las características clave de la familia MSP430 como su bajo consumo de energía, amplia gama de dispositivos y compatibilidad de software. Explica aspectos como la arquitectura, memoria, periféricos e identificación de los dispositivos MSP430G que se usarán en el curso. También resume los registros de funciones especiales, reseteos, interrupciones y condiciones iniciales del dispositivo después del reset.
Este documento describe un proyecto de laboratorio para implementar un contador ascendente de 0 a 999 con salida en displays de 7 segmentos multiplexados. Explica el objetivo de mostrar números en varios displays de forma secuencial usando multiplexación, y describe el diseño del circuito con ATmega8, displays y otros componentes. También incluye el diagrama de flujo y el programa en ensamblador para implementar la funcionalidad del contador.
Este documento presenta un curso sobre microcontroladores PIC18F4550 que incluye temas como bootloaders, CCS y Proteus. El curso se enfoca en desarrollar aplicaciones para resolver problemas reales con eficiencia. Incluye capítulos sobre introducción a microcontroladores, lenguaje C y librerías incorporadas.
Los microcontroladores AVR son una familia de microcontroladores RISC de 8 bits fabricados por Atmel. Tienen una arquitectura Harvard con 32 registros de 8 bits y memoria de datos, programa e I/O separadas. Los AVR tienen una arquitectura de tubería de dos etapas que los hace relativamente rápidos para microcontroladores de 8 bits. La familia incluye modelos desde el ATtiny11 de 1KB hasta el ATxmega256A3 con 256KB de memoria y periféricos avanzados.
Este documento describe los conceptos básicos de los microcontroladores. Explica que los microcontroladores varían en bits, desde 4 hasta 32 bits, y deben escogerse de acuerdo a las características requeridas por la aplicación. Describe las arquitecturas básicas de los microcontroladores, incluyendo arquitecturas basadas en acumulador, registros y pila. También cubre los tipos de memoria, registros de configuración y periféricos comunes en microcontroladores.
Este documento presenta una introducción al microcontrolador Atmega8. Explica brevemente la historia y desarrollo de los microcontroladores, describiendo sus principales componentes como la CPU, memoria y puertos de E/S. Luego detalla algunas aplicaciones comunes de los microcontroladores en industria, electrónica y otros campos. Finalmente resume las dos principales arquitecturas de microcontroladores, Von Neumann y Harvard.
El documento describe la arquitectura y operación del microcontrolador PIC16F877. Tiene una memoria FLASH de 8K palabras de 14 bits que permite reprogramarlo fácilmente. Sus características principales incluyen un conjunto de 35 instrucciones RISC de un ciclo, timers, módulos de conversión analógica-digital y comunicación serie. La memoria está organizada en programas, datos y EEPROM, y la CPU ejecuta instrucciones para operar sobre los registros y periféricos.
Este documento describe diferentes tipos de microcontroladores fabricados por la compañía Atmel. Explica que Atmel produce una amplia variedad de microcontroladores que van desde pequeños a grandes, débiles a potentes. Luego describe los usos principales de los microcontroladores Atmel, incluidos usos automotrices, electrodomésticos, automatización industrial y más.
El documento describe las características de diferentes tipos de microcontroladores como AVR, MSP430, Freescale y 8051. Explica sus arquitecturas, instrucciones, memoria, periféricos y clasificaciones. También cubre las tecnologías Controller Continuum de Freescale y los módulos Basic Stamp de Parallax.
Este documento describe un curso sobre microcontroladores PIC utilizando el lenguaje C. Explica los diferentes tipos de microcontroladores PIC, el lenguaje C específico para PIC, la configuración de puertos de E/S, y ejemplos de código como el parpadeo de LEDs. También proporciona detalles sobre el compilador PIC C, directivas de preprocesador, y funciones integradas para la gestión de puertos y temporización.
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, LECCIÓN B RESUELTA 1er PARCIAL (2019 2do ...Victor Asanza
✅ 1. (6%) Bilendo et Al., escribió el paper titulado “Hardware Design of a Flight Control Computer System based on Multi-core Digital Signal Processor and Field Programmable Gate Array” en donde desarrolla un sistema de hardware basado en FPGA para mejorar la potencia de procesamiento y optimizar la relación rendimiento / tamaño para un sistema de control de vuelo.
✅ 2. Indique cuál de las siguientes respuestas explica el significado de SIMD y SISD:
✅ 3. ¿Cuál es el orden correcto de las tareas básicas que ejecuta el procesador durante Interruption Services Routine (ISR)?
✅ 4. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 5. Dada la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del procesador NIOSii, utilizar las siguientes opciones:
✅ 6. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 7. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 8. Indique que respuesta describe los valores que se deben de imprimir de las variables ‘i’ y ‘count’:
✅ 9. Escribir el código en lenguaje C que permita calcular el valor RMS de un vector de 10 números, crear el vector como una variable local con los valores ascendentes del 1 al 10.
✅ 10. Complete el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 11. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 12. Complete el siguiente cuadro comparativo entre HPS y FPGA de la DE10-Standard, escribir al menos 5 ítems en cada columna:
✅ 13. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura de los Elementos Lógicos (LE) del Cyclone IV:
✅ 14. Dada la siguiente arquitectura simplificada del microprocesador, colocar la numeración correspondiente a cada una de las tareas realizadas por el microprocesador:
✅ 15. Unir con líneas los elementos o tareas básicas de cada temática:
El documento describe lo que es un microcontrolador, explicando que es un circuito integrado programable que contiene los componentes básicos de un computador en un solo chip, como procesador, memoria y puertos de entrada y salida. Se utilizan para controlar dispositivos debido a su pequeño tamaño. Un microcontrolador normalmente contiene un procesador, memoria RAM y ROM, líneas de entrada y salida, y módulos para controlar periféricos. El documento luego procede a describir en detalle las características y espec
1) El documento describe los microcontroladores, específicamente los microcontroladores de 8 bits y la serie Atmel AVR. 2) Se eligió el microcontrolador ATmega1281 debido a su velocidad, memoria y capacidad de incluir dos puertos seriales USART. 3) El kit de evaluación STK500 permite programar y probar microcontroladores AVR como el ATmega8515 de manera rápida.
1. El microcontrolador PIC16F87X es de 8 bits con CPU RISC, memoria flash hasta 8KB y RAM hasta 368B. Tiene conversor A/D de 10 bits, timers y módulos de comunicación.
2. Los registros de funciones especiales incluyen el registro de estado, registro de opciones y registro INTCON para programar interrupciones.
3. El PIC16F87X tiene periféricos como timers, módulos CCP, USART, SPI y puertos I/O.
El documento describe el conjunto de instrucciones del microcontrolador PIC18F4550. Explica que tiene 75 instrucciones estándar y 8 instrucciones extendidas, la mayoría de una palabra excepto 4 de dos palabras. Describe los 4 tipos de instrucciones (orientadas a byte, bit, literales y control) y sus operandos. También explica las características de las instrucciones como su tiempo de ejecución y el uso del registro de trabajo W.
Este documento presenta un curso básico sobre el microcontrolador PIC16F877. Explica brevemente la historia e importancia de los microcontroladores, la metodología de estudio, y las características principales del PIC16F877 como su arquitectura interna, ciclo de instrucción, organización de la memoria y herramientas de programación. También resume los diferentes módulos que componen el curso, incluyendo el manejo de puertos digitales, temporizadores, conversión analógica-digital, comunicación serie asíncron
En este laboratorio se diseñó hardware y software embebido para medir y controlar la velocidad de un motor DC utilizando un sensor IR y un FPGA Artyx-7. El hardware diseñado en Vivado incluyó un procesador MicroBlaze y varios IPs como switches, LEDs, display, botones, XADC, timer y UART. El software en Vitis implementó tareas multi-hilo para medir la velocidad del motor usando el sensor IR, calcularla mediante una fórmula y mostrarla a través de UART y los displays.
El documento describe un robot vigilante con una cámara programable para tomar fotos periódicamente y transferirlas a una PC. Consta de cinco módulos: cámara y procesamiento de imágenes, estructura física basada en un bote de basura, sensores ultrasónicos y de infrarrojos para detección de obstáculos, movimiento mediante motores a pasos con control alámbrico y trayectoria programable, y documentación del proceso de elaboración.
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTA 2do PARCIAL (2019 1er T...Victor Asanza
Este documento contiene 11 problemas relacionados con sistemas digitales en tiempo real y diseño de sistemas embebidos. Los problemas cubren temas como los requisitos de un sistema operativo en tiempo real, ventajas y desventajas de FreeRTOS, diagramas de tiempo de ejecución de tareas, protocolos de comunicación como I2C y SPI, y diseño de hardware para módulos de control de servo y sistemas de procesamiento multiprocesador.
El documento describe un sistema BCI basado en FPGA que incluye los siguientes componentes: un procesador Nios II, memoria DDR2, DMA, filtro adaptativo, interfaz JTAG y GPIO. El sistema implementa un filtrado dinámico de señales EEG para controlar dispositivos mediante señales cerebrales.
✅ 1. Indique cual es el resultado que se debe imprimir de: value of var variable, adress stored in ip variable y value of *ip variable
✅ 2. Indique cual es el resultado que se debe imprimir
✅ 3. ¿Cuál de las siguientes afirmaciones es la correcta correspondiente a las características de softcore, firmcore, hardcore?
✅ 4. Indique el significado de SIMD y MIMD.
✅ 5. Indique que tabla comparativa es la correcta con respecto a la comparativa de parámetros de arquitectura RISC vs CISC.
✅ 6. Seleccione la descripción correcta de los bits del registro de control status en el procesador NIOSii.
✅ 7. Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ 8. Seleccione las afirmaciones correctas con respecto a los registros de control ienablestatus y bstatus en el procesador NIOSii:
✅ 9. Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ 10. Completar el siguiente cuadro:
✅ 11. De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ 12. De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ 13. Una con líneas según corresponda la combinación de procesadores:
✅ 14. Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ 15. Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ 16. De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ 17. (2%) Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
✅ 18. (2%) Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes especificaciones:
Este documento presenta la teoría, hardware y software del laboratorio electrónico de robótica Handy Cricket. Explica brevemente el origen de la robótica y define un robot. Describe los componentes del kit Handy Cricket, incluyendo el microcontrolador, motores, sensores y software Cricket Logo para programar robots. Finalmente, proporciona ejemplos de comandos de programación y características del software.
El documento contiene información sobre un taller de reforzamiento para el programa de formación de Técnico en Sistemas. El taller evalúa los resultados de aprendizaje relacionados con el ensamblado y desensamblado de componentes de hardware y el mantenimiento de equipos de cómputo. Incluye ejercicios prácticos y teóricos para evaluar el conocimiento del aprendiz en estas áreas.
El documento contiene información sobre un taller de reforzamiento para el aprendiz Alejandra Marín en el programa de formación de Técnico en Sistemas. El taller evalúa los criterios de identificar las partes de la arquitectura de un equipo de acuerdo a sus funciones, utilizar herramientas de mantenimiento de equipos según normas, y aplicar técnicas de mantenimiento preventivo según protocolos establecidos. El documento incluye preguntas y ejercicios sobre componentes de hardware y sus funciones.
1) El documento describe los microcontroladores, específicamente los de 8 bits y la serie Atmel AVR. 2) Se eligió el microcontrolador ATmega1281 debido a su velocidad, memoria y capacidad de incluir dos puertos seriales USART. 3) El kit de evaluación STK500 permite programar y probar microcontroladores AVR como el ATmega8515 de manera rápida.
Este documento contiene información sobre un taller de reforzamiento para un aprendiz de técnico en sistemas. El taller incluye preguntas sobre componentes de hardware como procesadores, memorias, discos duros y puertos. También incluye preguntas sobre ensamblaje y mantenimiento de equipos, así como sobre conceptos como BIOS, chipset y fuentes de alimentación. El objetivo del taller es evaluar los conocimientos del aprendiz en estas áreas.
Este documento contiene información sobre un taller de reforzamiento para un aprendiz de técnico en sistemas. El taller incluye preguntas sobre componentes de hardware como procesadores, memorias, discos duros y puertos. También incluye preguntas sobre ensamblaje y mantenimiento de equipos, así como sobre conceptos como BIOS, chipset y fuentes de alimentación. El documento evalúa los conocimientos técnicos del aprendiz sobre arquitectura de computadores.
⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, EXAMEN A RESUELTO 1er PARCIAL (2019 1er T...Victor Asanza
✅ Problema #1: (5%)
Complete utilizando las opciones el siguiente cuadro comparativo entre Proccessor y FPGA:
✅ Problema #2: (5%)
Seleccione las afirmaciones correctas con respecto a los registros de control status y bstatus en el procesador NIOSii:
✅ Problema #3: (5%)
Seleccione las afirmaciones correctas con respecto al módulo de depuración JTAG en el procesador NIOSII:
✅ Problema #4: (5%)
Completar el siguiente cuadro:
✅ Problema #5: (5%)
¿Cuál es la principal diferencia entre ASB y AHB?
✅ Problema #6: (10%)
De cada una, explique claramente el significado y de un ejemplo gráfico de las arquitecturas SISD y MISD:
✅ Problema #7: (5%)
De acuerdo con la siguiente figura, ¿qué resultado debería imprimirse?
✅ Problema #8: (5%)
Una con líneas según corresponda la combinación de procesadores:
✅ Problema #9: (5%)
Seleccione las opciones correctas con respecto a los registros de control pteaddr y tlbacc en el procesador:
✅ Problema #10: (5%)
Indique, cual es la diferencia entre los registros de control ipending, cpuid, exception:
✅ Problema #11: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre:
✅ Problema #12: (10%)
Demostrar gráficamente (poner nombras claros a cada bloque) la diferencia entre las arquitecturas:
✅ Problema #13: (5%)
De acuerdo con la siguiente figura, colocar los nombres a los bloques que conforman la arquitectura del bus AVALON:
✅ Problema #14: (20%)
Shen et Al., escribió el paper titulado “An FPGA-based Distributed Computing System with Power and Thermal
Management Capabilities” en donde desarrolla una plataforma computacional distribuida compuesta de múltiples FPGAs conectadas via Ethernet y cada FPGA está configurada como un sistema multi-core. Los núcleos en el mismo FPGA se comunican a través de la memoria compartida, mientras que diferentes FPGA se comunican a través de enlaces Ethernet, como se muestra en la siguiente gráfica:
El documento presenta un curso básico sobre el microcontrolador PIC16F877. Explica la historia y la importancia de los microcontroladores, la metodología de estudio, las características del PIC16F877 y los diferentes módulos que componen el curso, incluyendo el manejo de puertos, temporizadores, conversión analógica-digital, comunicación serie y manejo de interrupciones.
1) El documento describe un sistema electrónico de control y reconocimiento de objetivos para misiles. 2) Incluye una clasificación básica de misiles, las partes principales de un misil como el sistema de guiado y control, y un análisis detallado del sistema propuesto en bloques funcionales. 3) El sistema propuesto utilizaría dispositivos electrónicos como DSP, amplificadores, reguladores de voltaje y controladores PWM diseñados para aplicaciones militares.
Este documento resume los conceptos básicos de la arquitectura de computadores, incluyendo la estructura y funcionamiento de la CPU, la jerarquía de memoria, el concepto de memoria virtual, y las operaciones de entrada y salida. Explica que un computador toma datos e instrucciones como entrada, ejecuta las instrucciones de forma secuencial, y produce resultados como salida.
Este documento presenta los resultados de un taller de reforzamiento realizado a un aprendiz de técnico en sistemas. El taller evaluó la capacidad del aprendiz para identificar componentes de hardware, aplicar técnicas de mantenimiento a equipos de cómputo, y reconocer estándares y conectores. El documento incluye imágenes y preguntas relacionadas con estos temas.
Este documento describe los sistemas digitales y la organización básica de una computadora. Explica que la función principal de una computadora es ejecutar programas mediante instrucciones almacenadas en memoria, y que la CPU se encarga de ejecutar dichas instrucciones de forma cíclica. Además, detalla los componentes clave de una computadora como la CPU, memoria y E/S, y compara las arquitecturas Von Neumann y Harvard.
Este documento describe la arquitectura del microprocesador 8086/8088. Incluye una descripción de sus componentes internos como la unidad de control, la unidad aritmético lógica, los registros y la memoria caché. También explica la organización de la memoria del 8086 y la traducción de direcciones lógicas a direcciones físicas a través de la unidad de interfaz con el bus.
Este documento resume las pruebas de rendimiento realizadas a una motherboard Gigabyte P55M-UD2 con el objetivo de determinar su estabilidad y comportamiento de temperatura bajo estrés. Se detallan las especificaciones técnicas de la motherboard, las aplicaciones utilizadas en las pruebas como OCCT y Cinebench, y los componentes empleados. Los resultados muestran que bajo estrés la temperatura del procesador aumentó hasta 98°C manteniendo estabilidad, mientras que la temperatura ambiente alcanzó los 115°C.
Presentacion utilizada para el taller "Programacion de microcontroladores con lenguaje c" del decimo Congreso Internacional de Sistemas Computacionales (CISC X)
Similar to ⭐⭐⭐⭐⭐ DISEÑO DE SISTEMAS DIGITALES, PROYECTOS PROPUESTOS (2019 2do Término) (20)
⭐⭐⭐⭐⭐ Device Free Indoor Localization in the 28 GHz band based on machine lea...Victor Asanza
This document discusses device-free indoor localization using machine learning techniques at 28 GHz. The methodology uses ray tracing to generate fingerprint data and selects features from received power values. A random forest algorithm is used for classification and regression training on global and combined classifiers. Results show that combining independent classifiers from one or two transmitters reduces positioning error by at least 16-19% compared to global classification, and by at least 36-37% when combining two transmitters with classification-regression. The size and number of partition classes impacts error, and additional small improvements are achieved through classification-regression combination.
Este documento describe un sistema digital que incluye una máquina de estado secuencial síncrona y tres registros. El sistema permite el ingreso de datos a los registros y encuentra el valor máximo y mínimo ingresado. Se pide completar la partición funcional del sistema, elaborar el diagrama de estados de la máquina de estado y proveer la descripción VHDL de la máquina de estado.
Researcher in fields like Digital Systems Design based on FPGA, Embedded Systems, Open-Source Hardware, Artificial Intelligence and Biomedical Signal Processing with a major research interest in Brain-Computer Interface.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Trilateration-based Indoor Location using Supervised Learning AlgorithmsVictor Asanza
The indoor positioning system (IPS) has a wide range of applications, due to the advantages it has over Global Positioning Systems (GPS) in indoor environments. Due to the biosecurity measures established by the World Health Organization (WHO), where the social distancing is provided, being stricter in indoor environments. This work proposes the design of a positioning system based on trilateration. The main objective is to predict the positioning in both the ‘x’ and ‘y’ axis in an area of 8 square meters. For this purpose, 3 Access Points (AP) and a Mobile Device (DM), which works as a raster, have been used. The Received Signal Strength Indication (RSSI) values measured at each AP are the variables used in regression algorithms that predict the x and y position. In this work, 24 regression algorithms have been evaluated, of which the lowest errors obtained are 70.322 [cm] and 30.1508 [cm], for the x and y axes, respectively.
Published in: 2022 International Conference on Applied Electronics (AE)
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Learning-based Energy Consumption PredictionVictor Asanza
✅ Published in: https://doi.org/10.1016/j.procs.2022.07.035
As more people send information to the cloud-fog infrastructure, this brings many problems to the management of computer energy consumption. Therefore, energy consumption management of servers, fog devices and cloud computing platform should be investigated to comply with the Green IT requirement. In this paper, we propose an energy consumption prediction model consisting of several components such as hardware design, data pre-processing, characteristics extraction and selection. Our main goal is to develop a non-invasive meter based on a network of sensors that includes a microcontroller, the MQTT communication protocol and the energy measurement module. This meter measures voltage, current, power, frequency, energy and power factor while a dashboard is used to present the energy measurements in real-time. In particular, we perform measurements using a workstation that has similar characteristics to the servers of a Datacenter locate at the Information Technology Center in ESPOL,
which currently provide this type of services in Ecuador. For convenience, we evaluated different linear regression models to select the best one and to predict future energy consumption based on the several measurements from the workstation during several hours which enables the consumer to optimize and to reduce the maintenance costs of the IT equipment. The supervised machine learning algorithms presented in this work allow us to predict the energy consumption by hours and by days.
⭐ The matlab code used for data processing are available in: https://github.com/vasanza/Matlab_Code/tree/EnergyConsumptionPredictionDatacenter
⭐ The dataset used for data processing are available in:https://ieee-dataport.org/open-access/data-server-energy-consumption-dataset
✅ Read more related topics:
https://vasanza.blogspot.com/
This project analyses the optimal parameters for the shrimp farming, trying to help the aquaculture of Ecuador, using a cyberphysical system, which includes temperature, salinity, dissolved oxygen, and pH sensors to monitor the water conditions and an embedded system to control it using an XBee andATMega328p microcontrollers to remotely activate and deactivate aerators to maintain the quality of each pool in neat conditions.
⭐⭐⭐⭐⭐Classification of Subjects with Parkinson's Disease using Finger Tapping...Victor Asanza
La enfermedad de Parkinson es el segundo trastorno neurodegenerativo más común y afecta a más de 7 millones de personas en todo el mundo. En este trabajo, clasificamos a los sujetos con la enfermedad de Parkinson utilizando datos de la pulsación de los dedos en un teclado. Utilizamos una base de datos gratuita de Physionet con más de 9 millones de registros, preprocesada para eliminar los datos atípicos. En la etapa de extracción de características, obtuvimos 48 características. Utilizamos Google Colaboratory para entrenar, validar y probar nueve algoritmos de aprendizaje supervisado que detectan la enfermedad. Como resultado, conseguimos un grado de precisión superior al 98 %.
Examen 1er parcial que incluye temas de los capítulos:
Capítulo 1, historia de los sistemas IoT y sistemas ciberfísicos.
Capítulo 2, tipos de arquitecturas incluyendo las multiprocessor y multicore.
Capítulo 3, donde se estudia las memorias FLASH, RAM, EEPROM.
Capítulo 4, registros de configuraciones del ADC, PWM, comunicacion serial, I2C y SPI.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ CHARLA #PUCESE Arduino Week: Hardware de Código Abierto TSC-LAB Victor Asanza
✅ #PUCESE, organizó el webinar: "ARDUINO WEEK 2022 PUCESE"
✅ Arduino Week PUCE Esmeraldas- Charla con Expertos
➡️ This is an initiative developed by FIEC-ESPOL professors. Temperature and Speed Control Lab (TSC-LAB) is an open-source hardware development.
➡️ Topics
1- Introducción
2- Hardware de Código Abierto
3- Temperature and Speed Control Lab (TSC-LAB)
4- Códigos de ejemplo
5- Datasets
6- Publicaciones científicas
7- Proyectos
8- Cursos
⭐ Para más contenido visita nuestro blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ #BCI System using a Novel Processing Technique Based on Electrodes Sele...Victor Asanza
This document summarizes a study that developed a brain-computer interface (BCI) system using electroencephalography (EEG) for controlling a hand prosthesis. The system uses an unsupervised learning technique with k-means clustering and principal component analysis to select relevant electrodes and signals. This reduces processing costs and allows for real-time classification on an FPGA. The system achieved 95.1% accuracy in classifying motor intentions to open/close fists and flex/extend ankles using EEG data from selective electrodes near the motor and somatosensory cortices. The electrode selection technique enables processing EEG data efficiently for prosthesis control using affordable off-the-shelf hardware.
⭐⭐⭐⭐⭐ SOLUCIÓN EVALUACIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2...Victor Asanza
Problema 1A: (10%) Dado la siguiente expresión booleana que define el comportamiento de la señal de salida F sin minimizar, reducir dicha expresión usando mapas de Karnaugh (A, B, C, D) agrupando unos. Luego, seleccionar cuál de las siguientes opciones es la correcta.
Problema 2: (10%) Dado la siguiente expresión booleana que define el comportamiento de la señal de salida F sin minimizar, reducir dicha expresión usando mapas de Karnaugh (A, B, C, D) agrupando unos. Luego, seleccionar cuál de las siguientes opciones es la correcta.
Problema 3: (25%) Se desea diseñar un Sistemas Digital que capaz de controlar dos actuadores tipo bomba (A y B) en función del nivel de agua presente en un tanque. Este nivel de agua se monitorea con dos sensores (S0 y S1). El Sistemas Digital se muestra en la siguiente gráfica.
Problema 5: (15%): Dado el siguiente circuito digital, primero obtener la expresión resultante y luego seleccionar el mapa que corresponde al funcionamiento de dicha expresión.
Problema 6: (15%): Dado el siguiente circuito, encontrar la expresión booleana que define el comportamiento de la señal de salida F sin minimizar, luego reducir la expresión booleana usando mapas de Karnaugh (A, B, C, D) agrupando unos.
Problema 7: (20%). En la siguiente gráfica se puede observar el registro de un electrodo de Electromiografía (EMG) durante la ejecución de una tarea motora en extremidad superior. La señal EMG tiene una amplitud en el orden de los microvoltio - milivoltios y es susceptible a ruido debido a la adherencia del electrodo utilizado, frecuencia cardiaca, red eléctrica, tejido adiposo, etc. Como se muestra en la Fig. 1 el análisis post adquisición en el dominio de la frecuencia de la señal EMG indica que existe ruido de baja frecuencia menores a 5Hz debido a ruidos relacionados a movimientos relativos y en 50 Hz debido a la red eléctrica. Las señales EMG tienen información en el rango de 7 a 20Hz, por lo cual se sugiere diseñar un filtro RC paso banda que permita eliminar el ruido de la señal EMG.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Performance Comparison of Database Server based on #SoC #FPGA and #ARM ...Victor Asanza
New emerging storage technologies have a great application for IoT systems. Running database servers on development boards, such as Raspberry or FPGA, has a great impact on effective performance when using large amounts of data while serving requests from many clients at the same time. In this paper, we designed and implemented an embedded system to monitor the access of a database using MySql database server installed on Linux in a standard FPGA DE10 with HPS resources. The database is designed to keep the information of an IoT system in charge of monitoring and controlling the temperature inside greenhouses. For comparison purposes, we carried out a performance analysis of the database service running on the FPGA and in a Raspberry Pi 4 B to determine the efficiency of the database server in both development cards. The performance metrics analyzed were response time, memory and CPU usage taking into account scenarios with one or more requests from clients simultaneously.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
La siguiente partición funcional que incluye una Maquina Secuencial Sincrónica (MSS) y tres registros de sostenimiento, debe realizar el ingreso de datos a cada uno de los registros y luego permitirá encontrar el valor máximo y mínimo ingresado. Además, cada uno de los registros indicados es de 8 bits para mostrar los valores encontrados de máximo (Qmax) y mínimo (Qmin) serán de 8 bits cada uno. El sistema digital funciona con una MSS modelo Moore de la siguiente forma:
1. La MSS luego de ser reiniciado empieza en el estado inicial.
2. El Sistema Digital en el estado inicial, esperará que el usuario presione y suelte la tecla Start dos veces, luego de lo cual esperará el ingreso de datos.
3. El ingreso de datos se lo hará presentando un byte en la entrada Datos, presionando y soltando la tecla Load (el usuario deberá realizar este paso tres veces, uno por cada registro).
4. Luego de ingresar los 3 datos, el usuario deberá presionar y soltar la tecla Find. Esta señal es la que le indica a la MSS del Sistema Digital, que es momento de realizar la búsqueda del valor máximo y mínimo.
5. Una vez finalizado el proceso de búsqueda de los valores máximo y mínimo, se activará la salida Done. El valor máximo se guardará en el RegistroMax y se presentará en su salida Qmax, por otro lado, el valor mínimo se guardará en el RegistroMin y se presentará en su salida Qmin.
6. La señal Done, las salidas Qmax y Qmin se presentarán hasta que el usuario presione y suelte la tecla Start una vez, luego de lo cual la MSS regresará al estado inicial.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Charla FIEC: #SSVEP_EEG Signal Classification based on #Emotiv EPOC #BC...Victor Asanza
Este trabajo presenta el diseño experimental para el registro de señales de electroencefalografía (EEG) en 20 sujetos sometidos a potenciales evocados visualmente en estado estable (SSVEP). Además, la implementación de un sistema de clasificación basado en las señales SSVEP-EEG de la región occipital del cerebro obtenidas con el dispositivo Emotiv EPOC.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ #FPGA Based Meteorological Monitoring StationVictor Asanza
In this paper, we propose to implement a meteorological monitoring station using embedded systems. This model is possible thanks to different sensors that enable us to measure several environmental parameters, such as i) relative humidity, ii) average ambient temperature, iii) soil humidity, iv) rain occurrence, and v) light intensity. The proposed system is based on a field-programmable gate array device (FPGA). The proposed design aims at ensuring highresolution data acquisition and at predicting samples with precision and accuracy in real-time. To present the collected data, we develop also a web application with a simple and friendly user interface.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SSVEP-EEG Signal Classification based on Emotiv EPOC BCI and Raspberry PiVictor Asanza
This work presents the experimental design for recording Electroencephalography (EEG) signals in 20 test subjects submitted to Steady-state visually evoked potential (SSVEP). The stimuli were performed with frequencies of 7, 9, 11 and 13 Hz. Furthermore, the implementation of a classification system based on SSVEP-EEG signals from the occipital region of the brain obtained with the Emotiv EPOC device is presented. These data were used to train algorithms based on artificial intelligence in a Raspberry Pi 4 Model B. Finally, this work demonstrates the possibility of classifying with times of up to 1.8 ms in embedded systems with low computational capacity.
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ SOLUCIÓN LECCIÓN FUNDAMENTOS DE ELECTRICIDAD Y SISTEMAS DIGITALES, 2do ...Victor Asanza
Problema #1,2,3: (10%) El siguiente circuito es de un filtro paso banda. Los datos del circuito son los siguientes, R1 = 1K[Ω] y R2 = 1K[Ω]. ¿cuáles de las siguientes afirmaciones son correctas?
Problema #4,5,6: (10%) El siguiente bloque convertidor analógico digital (ADC) de 8 bits de resolución, se tiene un voltaje de referencia de 5Vcc. ¿cuáles de las siguientes afirmaciones son correctas?
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
Este documento presenta las instrucciones para un examen parcial de un curso de Sistemas Digitales. Detalla los criterios de calificación, incluyendo el requisito de presentar desarrollos a mano claros y correctos. Incluye dos problemas de circuitos lógicos, el primero con una entrada de un bit y salida de un bit, y el segundo con entradas de dos bits y salida de dos bits. Se pide simplificar las expresiones booleanas usando mapas de Karnaugh y describir el funcionamiento del segundo circuito.
Proyectos propuestos basados en MSS:
VALOR MÍNIMO DE 3 NÚMEROS
VALOR MÁXIMO DE 3 NÚMEROS
VALOR PROMEDIO DE 4 NÚMEROS
CONTADOR UP EN GRAY
CONTADOR DOWN EN BCD
VALIDADOR DE CLAVE DE 3 DIGITOS
SUMADOR DE 3 NUMEROS BCD
VALIDADOR DE 3 NÚMEROS ASCENDENTES
VALIDADOR DE 3 NÚMEROS DESCENDENTE
VALIDADOR DE 3 NÚMEROS MULTIPLOS DE BASE 2
⭐ For more information visit our blog:
https://vasanza.blogspot.com/
⭐⭐⭐⭐⭐ Localización en ambiente de interiores basado en Machine Learning con r...Victor Asanza
Diseño de un método pasivo de ubicación de una persona en ambiente de interiores basado en aprendizaje automático con datos obtenidos a partir de enlaces de comunicaciones en la banda de 28 GHz
➡️ #DigitalSystems #DigitalElectronic #DigitalCircuits #HDL #VHDL #FPGA
⭐ Para más contenido visita nuestro blog:
https://vasanza.blogspot.com/
ROMPECABEZAS DE COMPETENCIAS OLÍMPICAS. Por JAVIER SOLIS NOYOLAJAVIER SOLIS NOYOLA
El Mtro. JAVIER SOLIS NOYOLA, crea y diseña el ROMPECABEZAS DE COMPETENCIAS OLÍMPICAS. Esta actividad de aprendizaje lúdico se ha diseñado para ocultar gráficos representativos de las disciplinas olímpicas del pentatlón. La intención de esta actividad es, promover la ruptura de patrones del pensamiento de fijación funcional, a través de procesos lógicos y creativos, como: memoria, perspicacia, percepción (geométrica y conceptual), imaginación, inferencia, viso-espacialidad, toma de decisiones, etcétera. Su enfoque didáctico es por descubrimiento y transversal, ya que integra diversas áreas, entre ellas: matemáticas (geometría), arte, lenguaje (gráfico), neurociencias, etc.
Son pequeños espacios para el bienestar de toda la población para así poder distraerse realizar deportes para la salud
bienestar para la educación superior
Leyes de los gases según Boyle-Marriote, Charles, Gay- Lussac, Ley general de...Shirley Vásquez Esparza
Las diapositivas sobre las leyes de los gases están diseñadas para ofrecer una presentación visual y didáctica de conceptos fundamentales en la física y la química. Cada diapositiva explora una ley específica como la ley de Boyle, Charles y Gay-Lussac, utilizando gráficos claros que representan las relaciones matemáticas entre presión, volumen y temperatura.
2. • Objectives:
• Adquirir señales de sensores de humedad situadas en una superficie porosa, luz solar, temperatura y humedad del aire.
• Comparar el desempeño de al menos dos redes neuronales para series temporales.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que adquiera señales de sensores de humedad, temperatura, luz incidente y sea
capaz de almacenar las lecturas de estos sensores en memoria Double Data Rate 3 Synchronous Dynamic Random-Access Memory
(DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS). El proceso de entrenamiento de la red neuronal para
series temporales podrá ser realizado en computador convencional, luego el modelo entrenado en lenguaje C++ deberá ser ejecutado por el
procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó HDMI que muestre los resultados de la clasificación de
forma clara. El sistema basado en FPGA es quien ejecuta los bloques de filtrado y red neuronal, pero los grupos que tengan estudiantes de
telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio de una aplicación web desplegada en un
servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: La principal tarea consiste en analizar la señal que representa el comportamiento de la humedad en la superficie porosa en función
de parámetros como luz incidente, humedad y temperatura del aire; es decir, la humedad del suelo en el tiempo dependerá de las
condiciones del ambiente en el cual se encuentra [1]. La red neuronal para series temporales tendrá la capacidad de predecir el
comportamiento de la humedad del suelo en el tiempo con solo analizar los datos de luz incidente, humedad y temperatura del aire. El
presente trabajo si incluye la etapa de adquisición de datos para su posterior procesamiento con una red neuronal para predicción de series
temporales (humedad del suelo). Luego de la adquisición de las señales de los sensores, se realizará un procesamiento que incluye:
Caracterización y pronóstico de series temporales.
• En la etapa de de adquisición, se realizará la comunicación entre los diferentes sensores con sus respectivos protocolos (LDR-ADC, humedad
suelo -ADC, humedad y temperatura de aire - onewire) con la FPGA [1].
• La caracterización es el proceso de extraer información relevante durante ventanas temporales determinadas por el estudiantes (se
recomienda 1 segundo). Las ventanas temporales se definen en el experimento durante la adquisición de las señales de los diferentes
sensores [1].
• En el pronóstico de la serie temporal, la red neuronal (NN) utiliza las características más representativas con las que los algoritmos tengan una
mejor desempeño en la predicción de las salidas. Para un adecuado desempeño, los algoritmos de NN requieren que las señales sean
procesadas en una etapa previa de preprocesamiento.
Sensor networks for agriculture based on FPGA
3. • Reference :
● Romero, G., Salazar, C., & Asanza, V. (2015). Desarrollo de un Prototipo de Sistema Hidrometeorológico. Revista Tecnológica-ESPOL,
28(5).
• Hardware:
● (1) DE10 Standard o DE10 Nano
● (1) Monitor VGA / HMDI
● (1) LDR, (1) DHT11 y (1) FC-28
• Database
● https://drive.google.com/open?id=1VzLhDIUtX_7dppDeWd_wsMgXBhrohdXR
• Expertos
● mafercal
ASIGNADO:
Sensores
NN time series
4. • Objectives:
• Adquirir señales de pulsos de encoder óptico para determinar las RPM de un motor.
• Controlar las RPM del motor hasta llegar a un setpoint deseado.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que adquiera señales de pulso desde un encoder óptico y sea capaz de almacenar
las lecturas de las revoluciones por minuto (RPM) del motor en memoria Double Data Rate 3 Synchronous Dynamic Random-Access Memory
(DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS). El proceso de ajuste de los parámetros proporcional,
integral y derivativo del controlador PID podrá ser realizado en computador convencional utilizando herramientas de identificación de
sistemas, luego el modelo del controlador en lenguaje C++ deberá ser ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener
como salida un monitor VGA ó HDMI que muestre las RPM del motor vs setpoint de forma clara y en tiempo real. El sistema basado en FPGA
es quien ejecuta los bloques de cálculo de RPM y controlador PID, pero los grupos que tengan estudiantes de telemática, no usarán la salida
VGA ó HDMI sino deberán acceder a la interfaz visual por medio de una aplicación web desplegada en un servidor de aplicaciones web
corriendo en un sistema operativo linux con procesador ARM.
• Abstract: Para que el controlador PID sepa cual es el setpoint de RPM deseado, se utilizará una señal analógica provista por un potenciómetro.
Las RPM del motor se calculará en tiempo real, para cual se divide 60 segundos entre el tiempo en que demora el motor en girar una vuelta
completa. El controlador PID recibe como entrada el error entre el setpoint menos las RPM del motor y mediante los parámetros
proporcional, integral y derivativo genera la señal de control para hacer que el motor se estabilice en el setpoint establecido. La señal de
control que genera el controlador PID deberá ser en modulación por ancho de pulso (PWM) para poder controlar la velocidad del motor
mediante un driver [1].
PID control for DC motor based on FPGA
5. • Reference :
● Systems identification using matlab
● https://www.youtube.com/watch?v=3tvSTRYhp8s&t=25s
• Hardware:
● (1) DE10 Standard o DE10 Nano
● (1) Monitor VGA / HMDI
● (1) Encoder óptico, (1) motor driver y (1) motor DC
• Database
● https://drive.google.com/open?id=1eXwPPObe29DocA9JCpYVrITGffCInc84
• Expertos
● dcortez
ASIGNADO:
Driver
PID controller
Sensor
6. • Objectives:
• Adquirir señales de dos fotorresistencias LDR situadas en un panel fotovoltaico.
• Controlar la posición angular del panel fotovoltaico hasta que el valor de las dos LDR sean iguales.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA con la capacidad de mover un panel fotovoltaico y sea capaz de almacenar las
lecturas de dos fotorresistencias en memoria Double Data Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso
se lo realizará a través del Hard Processor System (HPS). El proceso de ajuste de los parámetros proporcional, integral y derivativo del
controlador PID podrá ser realizado en computador convencional utilizando herramientas de identificación de sistemas, luego el modelo del
controlador en lenguaje C++ deberá ser ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó
HDMI que muestre las RPM del motor vs setpoint de forma clara y en tiempo real. El sistema basado en FPGA es quien ejecuta los bloques de
cálculo de RPM y controlador PID, pero los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán
acceder a la interfaz visual por medio de una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema
operativo linux con procesador ARM.
• Abstract: Para que el controlador PID sepa hacia donde debe mover el motor, realiza una comparación entre la lectura de dos
fotorresistencias (LDR) y empezará a mover el motor hasta que la lectura de estas LDR sean iguales. El controlador PID recibe como entrada el
error entre el LDR1 - LDR2 y mediante los parámetros proporcional, integral y derivativo genera la señal de control para hacer que el motor
mueva el panel fotovoltaico hasta que el valor de las LDR sea igual. La señal de control que genera el controlador PID deberá ser en
modulación por ancho de pulso (PWM) para poder controlar la velocidad del motor mediante un driver [1].
PID control for angular position based on FPGA
7. • Reference :
● Systems identification using matlab
● https://www.youtube.com/watch?v=qm6ePqpcUyI&t=422s
• Hardware:
● (1) DE10 Standard o DE10 Nano
● (1) Monitor VGA / HMDI
● (2) LDR, (1) motor driver y (1) motor DC
• Database
● https://drive.google.com/open?id=11mO5QveZr741m1xB-vfOhgfa19FTLW4t
• Expertos
● dcortez
ASIGNADO:
Driver
PID controller
Sensor
Servomotor
8. • Objectives:
• Adquisición de señales EMG producidas por el movimiento ocular.
• Caracterizar las señales EMG en el dominio del tiempo.
• Comparar el desempeño de uno o más algoritmos de clasificación.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que adquiera señales de Electromiografía (EMG) durante la ejecución de
movimiento ocular, las señales EMG serán almacenados en memoria Double Data Rate 3 Synchronous Dynamic Random-Access Memory
(DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS). El proceso de entrenamiento del clasificador podrá ser
realizado en computador convencional, luego el modelo entrenado en C++ deberá ser ejecutado por el procesador NIOSII en la FPGA. El
sistema deberá tener como salida un monitor VGA ó HDMI que muestre los resultados de la clasificación de forma clara, los algoritmos de
clasificación que puede utilizar el estudiante son: k-means, k-medoids, DBSCAN, Spectral Clustering, Hierarchical Clustering, SVM ó Neural
Network (NN). El sistema basado en FPGA es quien ejecuta los bloques del clasificador, pero los grupos que tengan estudiantes de
telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio de una aplicación web desplegada en un
servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: El trastorno de parálisis cerebral infantil (PCI) es una de las principales causas de afección en habilidades motoras en extremidades
superiores e inferiores, entre las principales afecciones motoras están: diplejia, hemiplejia y cuadriplejia. Existen condiciones en las cuales las
habilidades del habla han sido afectadas y estos casos se podrían asistir con ayuda de interfaces de interpretación de movimiento ocular. El
presente trabajo busca aprovechar los movimientos oculares para realizar escritura de palabras para sistir la comunicación de personas que
sufren de PCI con problemas del habla. El presente trabajo si incluye la etapa de adquisición de señales, para este fin utilizaremos una etapa
de amplificación y filtrado analógico previo a la etapa de digitalización, luego se realizará un procesamiento de caracterización y clasificación
[1].
• En la etapa de de adquisición, se realizará la adecuada amplificación de las señales EMG que vienen en el orden de los mV, además se deberá
realizar un filtrado analógico paso alto con la finalidad de reducir el ruido de baja frecuencia tales como movimiento relativo entre
piel-electrodos, etc. Así mismo se atenuará el ruido de frecuencias de la red eléctrica y sus armónicos. Nos centraremos en analizar las señales
EMG que se encuentren en el rango de frecuencias 7 – 20Hz, ya que en este rango de frecuencias se registran actividad muscular [1].
• La caracterización es el proceso de extraer información relevante durante ventanas temporales equivalentes a la ejecución de las tareas
motoras. Las ventanas temporales se definen en el experimento durante la adquisición de las señales EMG. Estas señales poseen mayor
potencia en el rango de frecuencia 7 – 20Hz durante la ejecución de tareas motoras, siendo algunas de las características más utilizadas: PSD y
Wavelet [1].
Writing letters through eye movement using
Machine Learning based on FPGA
9. ● En la clasificación se utilizan las características más representativas con las que los algoritmos tengan una mejor desempeño. Los algoritmos
de clasificación que requieren de etapas previas de preprocesamiento y caracterización pertenecen a los algoritmos de Machine Learning tales
como: KNN, Kmeans, dbscan, etc. [2,3]
● Expertos: floayza, agabad
● Hardware:
● (1) DE10 Standard o DE10 Nano
● (1) Monitor VGA / HDMI
● Database:
● https://drive.google.com/open?id=1IslUMXIISt87Hyuv6zXhgZ2M-eRKiiTA
● Reference :
1. Asanza, V., Peláez, E., Loayza, F., Mesa, I., Díaz, J., & Valarezo, E. (2018, October). EMG Signal Processing with Clustering Algorithms
for motor gesture Tasks. In 2018 IEEE Third Ecuador Technical Chapters Meeting (ETCM) (pp. 1-6). IEEE.
ASIGNADO: ok
HOLA
10. • Objectives:
• Caracterizar las señales EEG y EMG en el dominio del tiempo.
• Comparar el desempeño de uno o más algoritmos de clasificación.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que lea datos preprocesados (.csv o .mat) almacenados en memoria Double Data
Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS). El
proceso de entrenamiento del clasificador podrá ser realizado en computador convencional, luego el modelo entrenado en C++ deberá ser
ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó HDMI que muestre los resultados de la
clasificación de forma clara, los algoritmos de clasificación que puede utilizar el estudiante son: k-means, k-medoids, DBSCAN, Spectral
Clustering, Hierarchical Clustering, SVM ó Neural Network (NN). El sistema basado en FPGA es quien ejecuta los bloques del clasificador, pero
los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio de
una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: La enfermedad de Parkinson es una enfermedad neurodegenerativa que produce trastornos de movimiento como temblor,
principalmente en las manos, brazos, piernas y cara, rigidez, lentitud de los movimientos, problemas de equilibrio y coordinación.
Adicionalmente, la enfermedad presenta un inicio unilateral, y de forma idiopática los pacientes presentan estos síntomas en el hemicuerpo
izquierdo o derecho. Además, algunos estudios demuestran que los pacientes presentan también movimientos oculares sacádicos anormales
[1]–[3] y desórdenes de movimientos oculares durante el sueño [4]–[7]. Actualmente, los métodos de diagnóstico de la enfermedad son
basados en los trastornos de movimientos, sin embargo, la identificación temprana de anormalidades en los movimientos oculares podrían
ayudar a un diagnóstico diferencial de la enfermedad. El presente trabajo no incluye la etapa de adquisición de señales, utilizaremos datos
previamente adquiridos en la universidad de Navarra. Se realizará un procesamiento post adquisición que incluye: caracterización y
clasificación [1].
• La caracterización es el proceso de extraer información relevante durante ventanas temporales equivalentes a la ejecución de las tareas de
visualización, se recomienda utilizar el valor RMS. Las ventanas temporales se definen en el experimento durante la adquisición de las señales
de EyeTracker, estas señales poseen una mayor potencia en el rango de frecuencia mayores a 100 Hz [2].
• En la clasificación se utilizan las características más representativas con las que los algoritmos tengan una mejor desempeño. Los algoritmos
de clasificación que requieren de etapas previas de preprocesamiento y caracterización pertenecen a los algoritmos de Machine Learning tales
como: KNN, Kmeans, dbscan, etc. [2,3]
• Expertos: floayza, agabad
EyeTracker Classification of subjects with Parkinson's
using Machine Learning based on FPGA
11. ● Hardware:
● (1) DE10 Standard o DE10 Nano
● (1) Monitor VGA / HDMI
● Database:
● https://drive.google.com/drive/folders/1KGqTUkv89AtFW10kGeDJF_bqEYGvemas?usp=sharing
● Reference :
1. O. B. White, J. A. Saint-Cyr, R. D. TOMLINSON, y J. A. SHARPE, «Ocular motor deficits in Parkinson’s disease: II. Control of the saccadic and
smooth pursuit systems», Brain, vol. 106, n.o 3, pp. 571–587, 1983.
2. U. P. Mosimann, R. M. Müri, D. J. Burn, J. Felblinger, J. T. O’brien, y I. G. McKeith, «Saccadic eye movement changes in Parkinson’s
disease dementia and dementia with Lewy bodies», Brain, vol. 128, n.o 6, pp. 1267–1276, 2005.
3. F. Chan, I. T. Armstrong, G. Pari, R. J. Riopelle, y D. P. Munoz, «Deficits in saccadic eye-movement control in Parkinson’s disease»,
Neuropsychologia, vol. 43, n.o 5, pp. 784–796, 2005.
4. A. Tan, M. Salgado, y S. Fahn, «Rapid eye movement sleep behavior disorder preceding Parkinson’s disease with therapeutic response to
levodopa», Mov. Disord. Off. J. Mov. Disord. Soc., vol. 11, n.o 2, pp. 214–216, 1996.
5. I. Eisensehr, R. Linke, S. Noachtar, J. Schwarz, F. J. Gildehaus, y K. Tatsch, «Reduced striatal dopamine transporters in idiopathic rapid eye
movement sleep behaviour disorder: comparison with Parkinson’s disease and controls», Brain, vol. 123, n.o 6, pp. 1155–1160, 2000.
6. C. Pacchetti et al., «Relationship between hallucinations, delusions, and rapid eye movement sleep behavior disorder in Parkinson’s
disease», Mov. Disord. Off. J. Mov. Disord. Soc., vol. 20, n.o 11, pp. 1439–1448, 2005.
7. J.-F. Gagnon, R. B. Postuma, S. Mazza, J. Doyon, y J. Montplaisir, «Rapid-eye-movement sleep behaviour disorder and neurodegenerative
diseases», Lancet Neurol., vol. 5, n.o 5, pp. 424–432, 2006.
ASIGNADO:
12. • Objectives:
• Realizar una interfaz gráfica que permita dar instrucciones de movimiento a los sujetos de prueba.
• Detectar y registrar el movimiento en extremidades superiores e inferiores durante la ejecución de las instrucciones.
• Generar una señal de sincronización para equipos de EEG, al detectar la correcta ejecución de de instrucciones.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que realice la metodología experimental midiendo la actividad motora de
extremidades superiores e inferiores mediante FlexSensor, estos datos deberán ser almacenados en memoria Double Data Rate 3
Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS). El
sistema deberá tener como salida un monitor conectado al VGA ó HDMI donde se indicará de forma clara las tareas que deberá realizar el
sujeto de prueba además de una salida digital (trigger) que se activará cuando exista una tarea motora y se detecta actividad motora en el
FlexSensor correspondiente. El sistema basado en FPGA es quien genera los eventos y además el que realiza la adquisición de las señales
analógicas del FlexSensor, pero los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la
interfaz visual por medio de una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con
procesador ARM.
• Abstract: Para poder registrar datos utilizando sujetos de prueba, los investigadores se basan en metodologías experimentales avalados por
un comité de ética. En este proyecto se realizará una interfaz que permita generar estímulos visuales correspondientes a tareas motoras a
sujetos de prueba durante la adquisición de señales EEG [1]. Además el presente proyecto podrá registrar y generar una señal de
sincronización al detectar la presencia de actividad motora de una extremidad superior y una inferior con ayuda de flex-sensors. La
adquisición de las señales EEG será realizada por equipos médicos externos al presente proyecto que podrán ser sincronizados mediante la
señal de sincronización.
• Los archivos almacenados correspondientes a la actividad motora serán almacenados en formato CSV o TXT en la memoria DDR3-SDRAM a la
misma frecuencia de muestreo que los equipos médicos involucrados (160Hz), además la señal de sincronización será en el voltaje tolerado
por el equipo médico (0VDC y 5DVC). La interfaz gráfica deberá ser sencilla con figuras a blanco y negro con el ánimo de no distraer al sujeto
de prueba, las tareas para las extremidades superiores serán 2 motoras y 2 de observación de actividad motora.
• El equipo deberá realizar el siguiente procedimiento por cada sesión:
• Registrar un baseline con ojos cerrados durante 5s.
• Registrar un baseline con ojos abiertos sin ningún estímulo visual durante 5s.
• Registrar 16 tareas motoras en forma aleatoria con tiempos aleatorios entre 7-10s de duración, intercaladas por 2s de descanso con ojos
abiertos viendo monitor.
EEG + Flex-Sensor Medical Equipments - HTMC
13. • Reference :
1. Asanza, V., Pelaez, E., & Loayza, F. (2017, October). Supervised pattern recognition techniques for detecting motor intention of lower
limbs in subjects with cerebral palsy. In 2017 IEEE Second Ecuador Technical Chapters Meeting (ETCM)(pp. 1-5). IEEE.
• Hardware:
● (1) DE10 Standard o DE10 Nano
● (2) Flex Sensors
● (1) Monitor VGA / HDMI
• Expertos
● floayza
ASIGNADO:
14. continuous recording camera with Data stored in SD
memory based on FPGA
• Objectives:
• Conectar la cámara a la FPGA.
• Realizar almacenamiento contínuo en memoria SDRAM de los frames.
• Almacenar los frames en otros espacio de memoria SDRAM sólo durante eventos generados.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA utilice una cámara para almacenar vídeo de forma continua en memoria Double
Data Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), esta memoria deberá sobreescribirse frame por frame y
segundo a segundo, al terminar el tiempo de filmación máximo (5 minutos configurables) los nuevos frames sobreescriben los frames más
antiguos en la memoria. Adicionalmente, el sistema recibe eventos externos por botoneras que generan un evento de grabación de frames
de 2 minutos (configurables) pero en otro espacio de memoria DDR3-SDRAM, este espacio es reservado para eventos (1 minuto antes y un
minuto después del evento), el acceso se lo realizará a través del Hard Processor System (HPS). El sistema deberá tener como salida un
monitor VGA ó HDMI que muestre en tiempo real el video captada por la cámara y además mostrará de forma clara los eventos
almacenados con detalle de fecha y hora. El sistema basado en FPGA es quien realiza la adquisición de los frames, pero los grupos que
tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio de una aplicación
web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: Las cámaras de almacenamiento continuo se las utiliza en autos como medida de protección contra robos y actos de vandalismo.
Algunas cámaras pueden funcionar como una medida de seguridad adicional si se te acerca un extraño cuando estás estacionado y solo en
un espacio de estacionamiento o detenido en una intersección.
• Algunas cámaras guardan automáticamente el video cuando detecta un impacto o evento externo.
• La mayoría de los modelos tiene la capacidad de crear un archivo de «evento» por separado al presionar un botón; puedes luego descargar
las imágenes desde la tarjeta SD extraíble. Pero puede ser difícil no perder la cabeza y recordar que debes guardar el video después de un
accidente. Tener una tarjeta de almacenamiento grande aumentará las probabilidades de que tu cámara para auto conserve las imágenes
que necesitas, incluso si recuerdas guardarlas horas después del accidente. Busca una tarjeta de almacenamiento de 32 GB o más para el
dispositivo.
• Puesto que la tarjeta de memoria de la cámara para auto no tiene una cantidad infinita de espacio, realiza la grabación en secciones
denominadas bucles, que básicamente son videoclips cortos que forman parte de la grabación continua más prolongada. Cuando una tarjeta
de memoria alcanza su capacidad máxima, que varía según la resolución y la configuración, la cámara empieza a grabar sobre los bucles más
antiguos en primer término. Necesitas archivos de bucle de 3 minutos de duración como mínimo; un archivo de 5 minutos es incluso mejor.
16. • Objectives:
• Desarrollar los bloques en VHDL que conforman un sintetizador standard.
• Acoplar los bloques de forma funcional en el dentro de la FPGA.
• Desarrollar una interfaz de control analógico y salida por monitor HDMI/VGA.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA genere todos los procesos de un sintetizador digital: oscilador de funciones,
multiplexores, filtros, amplificadores, etc., el sistema permite almacenar en memoria Double Data Rate 3 Synchronous Dynamic
Random-Access Memory (DDR3-SDRAM) configuraciones para una reproducción posterior, el acceso a la memoria se lo realizará a través del
Hard Processor System (HPS). El sistema deberá tener como salida un monitor VGA ó HDMI que muestre de forma clara la forma al menos
una de las ondas en los diferentes bloques del sintetizador, además deberá tener una salida de audio estéreo analógica para reproducirlo con
un altavoz. El sistema basado en FPGA es quien ejecuta de forma concurrente todos los bloques del sintetizador, pero los grupos que
tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio de una aplicación
web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: El papel de la ‘excitación’ lo tomará en un sintetizador sustractivo un oscilador (o un conjunto de ellos), y el papel del resonador se
emulará mediante filtros (a menudo uno, mejor si es un conjunto de ellos). Si se trata de un sinte analógico es habitual denominarlos VCO y
VCF (Voltage Controlled Oscillator y Voltage Controlled Filter) [1].
• Dado que los sonidos no son en general estáticos, sino que evolucionan a lo largo de la duración de una nota (sonido más fuerte y brillante al
comienzo de una nota de piano o guitarra, afinación más inestable en el ataque de un viento, etc.), se requieren también elementos que
faciliten variar ya sea la intensidad, la altura o el color/timbre. Para ello aparecen como complemento otros módulos como son los
generadores de envolvente (EG, envelope generator, que permiten definir una evolución a lo largo del desarrollo de una nota) o los
osciladores de baja frecuencia (LFO, low frequency oscillator, que permiten definir variaciones cíclicas) [1].
• Con un sintetizador se trata de poder actuar a nuestro antojo sobre las tres dimensiones ‘macro’ de un sonido: su altura tonal, su timbre y su
intensidad. Usando siglas habituales, ya presentadas, aquí tenéis una arquitectura típica y simple, con sólo cinco módulos [1].
• La señal del oscilador se filtra y posteriormente se amplifica. Son esos 3 elementos los que definen el camino que sigue el audio. Pero además
aparecen el EG y LFO destinados a conseguir sonidos que se mueven, cambian, evolucionan a lo largo del tiempo. Actuar con ellos sobre la
afinación de oscilador permitirá variaciones de tono, actuar sobre el filtro variaciones de brillo/timbre, y … ¿sobre quién actuamos para
obtener variaciones de nivel, de volumen? Sobre un amplificador (VCA, Voltage Controlled Amplifier) [1].
Digital synthesizer based on FPGA
17. • Las especificaciones son las siguientes:
1. VCO, Tipos de Ondas de salidas: Sinusoidal, Triangular, Diente de Sierra
• Las perillas de ajuste permiten controlar todo el ancho de bandas de frecuencia del VCO ( 20Hz - 16Khz aprox)
2. ESCALADA: Entrada 1V / Octava, esta entrada nos permite controlar la frecuencia del VCO por medio de control por voltaje de un
teclado, Sequencers. Esta es una entrada exponencial de control de voltaje.
3. Entrada de Modulación de Frecuencia (FM), esta entrada puede recibir señales de audio o de control las cuales pueden modular la
frecuencia del VCO.
• Esta entrada necesita una perilla para controlar el nivel o profundidad de la señal de control de voltaje de las señales que se
aplican en la entrada de FM.
4. VCF (multifiltro)
• Salidas: -12 dB/ Octava en low pass y High pass :: -6dB/ octava en Band pass y Notch…
• Salidas independientes de 4 tipos de filtro: Low pass, High pass, Band pass y Notch
• 1 Perillas para controlar la Frecuencia de Corte ( Cut Off)
• 1 perilla para controlar la resonancia ( desde cero a resonancia a 100% empieza a Oscilar entre 15 Hz y 15KHz)
• Asignar una entrada para controlar / modular por medio de voltaje la resonancia
• Entrada calibrada para recibir 1Volt por Octava ( 1V/Oct) ( hasta 4 Octavas)
• Entrada de Audio ( Audio In ) con su respectiva perilla para controlar la señal de entrada de 0 a 100
• 1 entrada que reciba Control de Voltaje con su respectiva Perilla ( Atenuador / + y - ) Es decir aplicar valores de voltaje la positivos y
negativos.
5. VCA Cuádruple (4 VCA)
• 1 Perilla para controlar curva de respuesta ajustable ( exponencial / lineal)
• Todas las salidas están conectadas en modo cadena permitiendo mezclar a todas las salidas ( ejemplo si salimos del VCA 4 será la
suma de todas las entradas )
• Entradas
• Señales DC couple ( acepta señales de Audio o señales de control )
• 4 Salidas para cada VCA ( si ningún cable está conectado en la salida del VCA #1 La señal de este canal es dirigida / routed al
siguiente canal) Por ejemplo si ningún cable está conectado en las salidas de los VCA 1,2,3. La salida del VCA #4 contiene las
señales de todos los VCA) tipo en cadena
• Cada VCA tiene una entrada que recibe señales de control por voltaje ( +8 V) ( de esta manera podemos controlar el VCA abrir o
cerrarlo con una Envolvente tipo ADSR)
18. • Reference :
1. https://www.hispasonic.com/tutoriales/sintesis-6-fundamentos-sintesis-sustractiva-i/38468
2. Especificaciones de Daniel Campoverde
• Hardware:
1. (1) DE10 Standard o DE10 Nano
2. (1) Monitor VGA / HDMI
3. (1) Parlantes estéreo
• Database
1. https://drive.google.com/drive/folders/1KRY3fgBOOfqBDX4VH35qMLmUt_7FZdss?usp=sharing
• Expertos
1. dcampoverde (sonoro)
ASIGNADO:
19. Microcontroller Architecture PIC 16F877A• Objectives:
1. Replicar la arquitectura del microcontrolador 16F877A en una FPGA.
2. Implementar un downloader capaz de recibir instrucciones por puerto serial.
3. Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que simule el comportamiento de un microprocesador capaz de recibir por
comunicación serial el programa de bajo nivel o sea capaz de leer un archivo (.hex) con el programa de bajo nivel almacenados en memoria
Double Data Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso a la memoria o al puerto serial (UART) se lo
realizará a través del Hard Processor System (HPS). El sistema deberá tener como salida un monitor VGA ó HDMI que muestre el estado de
los registros, banderas, acumuladores, etc. del microprocesador en tiempo real. El sistema basado en FPGA es quien ejecuta de forma
concurrente todos los bloques del microcontrolador PIC 16F877A, pero los grupos que tengan estudiantes de telemática, no usarán la salida
VGA ó HDMI sino deberán acceder a la interfaz visual por medio de una aplicación web desplegada en un servidor de aplicaciones web
corriendo en un sistema operativo linux con procesador ARM.
• Abstract: Los microprocesadores en su arquitectura interna tienen un microprocesador cuyos bloques principales son: Unidad de entrada,
unidad de salida, memoria, unidad de control y unidad, aritmética y lógica. Dentro de la ALU existe un decodificador de instrucciones que
interpreta los códigos de bajo nivel de las instrucciones cargadas en la memoria de programa [1].
• Los principales componentes del PIC16F877A son:
1. MDCU: responsable de la decodificación y control de comportamiento de los registros pipeline R1-R3, registros de trabajo W y registros
de funciones especiales SFR.
2. NEXTPC y NEXTSP: circuitos combinatoriales que determinan el siguiente valor de PC y el siguiente valor del puntero de pila.
3. GPRs: bancos de memoria RAM llamados registros de propósito general.
4. AD: decodificador de direcciones y buses de control para los GPRs, también controla el multiplexor que lleva el primer operando a la
ALU.
5. ALU: El primer operando puede provenir de bancos GPR o registros SFR o un valor de puerto de entrada o de los 8 bits menos
significativos del bus de INSTRUCCIÓN. El segundo operando proviene de un registro W.
6. Registro W: acumulador.
7. R4: Registro paralelo de 8 bits que toma los valores presentes en el puerto A.
8. R5: Registro paralelo de 8 bits que toma los valores presentes en el puerto B.
9. R6: Registro paralelo de 8 bits que toma los valores presentes en el puerto C.
10. PAout, PBout, PCout: puertos de salida de 8 bits.
20. • Reference :
1. Hajduk , Z. (2014). An FPGA embedded microcontroller Microprocessors and Microsystems 38 (1), 1 8.
• Hardware:
• (1) DE10 Standard o DE10 Nano
• (1) Monitor VGA / HDMI
• Database:
• http://dx.doi.org/10.1016/j.micpro.2013.10.004
• Expertos:
• rdsolis
• alprieto
ASIGNADO:
21. • Objectives:
• Preprocesar la señales de comportamiento utilizando técnicas de normalización, estandarización y filtrado.
• Comparar el desempeño de al menos dos redes neuronales para series temporales.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que lea datos preprocesados (.csv o .mat) almacenados en memoria Double Data
Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS). El
proceso de entrenamiento de la red neuronal para series temporales podrá ser realizado en computador convencional, luego el modelo
entrenado en lenguaje C++ deberá ser ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó
HDMI que muestre los resultados de la clasificación de forma clara. El sistema basado en FPGA es quien ejecuta los bloques de filtrado y red
neuronal, pero los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual
por medio de una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador
ARM.
• Abstract: Utilizando Social Cognitive Theory (SCT), en este proyecto las señales de comportamiento representan el desempeño en número de
pasos por día de cualquier sujetos, pueden ser adquiridas con ayuda de aplicaciones para smartphone aprovechando las características de los
equipos actuales. Estas señales cuentan con información de estímulos externos que condicionan el desempeño del sujeto tales como
escenarios meteorológicos, etc. El presente trabajo no incluye la etapa de adquisición de datos, utilizaremos señales de comportamiento
previamente adquiridas. Se realizará un procesamiento post adquisición que incluye: Preprocesamiento y pronóstico de series temporales[1].
• En la etapa de de preprocesamiento, nos encargaremos de filtrar y normalizar los datos previo a la etapa de caracterización [1].
• En el pronóstico de la serie temporal, la red neuronal (NN) utiliza las características más representativas con las que los algoritmos tengan una
mejor desempeño en la predicción de las salidas. Para un adecuado desempeño, los algoritmos de NN requieren que las señales sean
procesadas en una etapa previa de preprocesamiento [2].
• Reference :
1. Asanza, V., Martín, C. A., Eslambolchilar, P., van Woerden, H., Cajo, R., & Salazar, C. (2017, October). Finding a dynamical model of a
social norm physical activity intervention. In 2017 IEEE Second Ecuador Technical Chapters Meeting (ETCM)(pp. 1-6). IEEE.
2. Asanza, V., Pelaez, E., & Loayza, F. (2017, October). EEG signal clustering for motor and imaginary motor tasks on hands and feet. In 2017
IEEE Second Ecuador Technical Chapters Meeting (ETCM) (pp. 1-5). IEEE
Behavioral signal processing with Machine Learning based
on FPGA
23. • Objectives:
• Comparar el desempeño de al menos dos clasificadores.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según
sea el caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que lea datos preprocesados (.csv o .mat) almacenados en memoria Double
Data Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor
System (HPS). El proceso de entrenamiento del clasificador podrá ser realizado en computador convencional, luego el modelo entrenado
en C++ deberá ser ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó HDMI que
muestre los resultados de la clasificación de forma clara, los algoritmos de clasificación que puede utilizar el estudiante son: k-means,
k-medoids, DBSCAN, Spectral Clustering, Hierarchical Clustering, SVM ó Neural Network (NN). El sistema basado en FPGA es quien
ejecuta los bloques del clasificador, pero los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino
deberán acceder a la interfaz visual por medio de una aplicación web desplegada en un servidor de aplicaciones web corriendo en un
sistema operativo linux con procesador ARM.
• Abstract: Con la creciente adopción de dispositivos móviles (por ejemplo, teléfonos inteligentes), la demanda de capacidad inalámbrica
celular crece desmesuradamente a un ritmo que no puede ser sostenido por las Redes actuales. Esto generado un incremento en el
Interés en sistemas celulares basados en ondas milimétricas (mmW) que corresponden a bandas en el rango de 30-300 GHz ya que tales
sistemas proporcionan la posibilidad de una mayor asignación de ancho de banda. En la actualidad, la banda de 28-38 GHz se considera
actualmente fuerte Potencial para proveer servicios celulares de 5ta generación [1].
• El presente trabajo no incluye la adquisición de los datos para ser procesados, los datos con los que se cuenta son producto de una
simulación aplicada en entornos urbanos específicos a 28 GHz, a esta banda de frecuencia las señales se comportan como rayos de luz
pero con la ventaja de experimentar reflexiones en superficies de edificios o vehículos. Los datos con los que se cuenta fueron realizados
en condiciones estáticas en las cuales la estación base busca conectarse con cada uno de los dispositivos finales, esto nos da como
resultado una tabla con variables independientes como (ubicación del dispositivo final, ángulo de la antena del dispositivo final, potencia
del transmisor base, potencia recibida en el dispositivo final) y variables dependientes (ángulo del transmisor para poder llegar al
dispositivo final) [1,2]. Se realizará un procesamiento post adquisición que incluye: Preprocesamiento y clasificación.
• Una selección apropiada de los ángulos en la estación base nos permitirá realizar una adecuada conexión NLOS a 28GHz, basado en
todas las condiciones el problema de optimización consiste en determinar el ángulo de la estación base (BS) [1,2].
• En la clasificación se utilizan las características más representativas con las que los algoritmos tengan una mejor desempeño. Los
algoritmos de clasificación que requieren de etapas previas de preprocesamiento y caracterización pertenecen a los algoritmos de
Machine Learning tales como: KNN, Kmeans, dbscan, etc. [3]
Out-door non-line-of-the-sight (NLOS) Processing with
Machine Learning based on FPGA
24. • Reference :
1. Aviles, J. C., & Kouki, A. (2016). Position-aided mm-wave beam training under NLOS conditions. IEEE Access, 4, 8703-8714.
2. Aviles, J. C., & Kouki, A. (2016). Exploiting site-specific propagation characteristics in directional search at 28 GHz. IEEE Access, 4,
3894-3906.
3. Asanza, V., Pelaez, E., & Loayza, F. (2017, October). EEG signal clustering for motor and imaginary motor tasks on hands and feet. In
2017 IEEE Second Ecuador Technical Chapters Meeting (ETCM) (pp. 1-5). IEEE.
• Hardware:
• (1) DE10 Standard o DE10 Nano
• (1) Monitor VGA / HDMI
• Database
• https://drive.google.com/drive/folders/1-cDJQ5N8_475xfhmRahPBRGxkNZyPf0i?usp=sharing
• Expertos
• jcaviles
• vojeda
• marefrei
ASIGNADO:
Simulación en ambiente urbano sin línea de
vista
Mapa de ángulos con los que se
puede llegar a los dispositivos
finales
25. • Objectives:
• Caracterizar las señales de aceleración en el dominio del tiempo.
• Comparar el desempeño de uno o más algoritmos de clasificación.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que lea datos preprocesados (.csv o .mat) almacenados en memoria Double Data
Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS). El
proceso de entrenamiento del clasificador podrá ser realizado en computador convencional, luego el modelo entrenado en C++ deberá ser
ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó HDMI que muestre los resultados de la
clasificación de forma clara, los algoritmos de clasificación que puede utilizar el estudiante son: k-means, k-medoids, DBSCAN, Spectral
Clustering, Hierarchical Clustering, SVM ó Neural Network (NN). El sistema basado en FPGA es quien ejecuta los bloques del clasificador, pero
los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio de
una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: Las señales de aceleración medidos por el dispositivo comercial MYO que representan actividad motora durante la ejecución de
frases en lenguaje de señas de cualquier sujetos, estas señales contienen información en el dominio del tiempo y frecuencia correspondiente
a la ejecución de una determinada frase. Las señales temporales de aceleración de tres ejes (x, y, z) pueden ser analizadas mediante
algoritmos de clasificación para determinar de forma automática qué tipo de frase está realizando el sujeto, esta detección es usada para la
interpretación y visualización del significado (monitor VGA / HDMI) para alguien que desconoce el lenguaje de señas. El presente trabajo no
incluye la etapa de adquisición de señales de aceleración, utilizaremos señales previamente adquiridas medidas desde el antebrazo por el
dispositivo MYO. Se realizará un procesamiento post adquisición que incluye: caracterización y clasificación [1].
• La caracterización es el proceso de extraer información relevante durante ventanas temporales equivalentes a la ejecución de las tareas
motoras, se recomienda utilizar valores RMS de cada uno de los e ejes del acelerómetro incorporado en el dispositivo MYO. Las ventanas
temporales se definen en el experimento durante la adquisición de las señales de aceleración.
• En la clasificación se utilizan las características más representativas con las que los algoritmos tengan una mejor desempeño. Los algoritmos
de clasificación que requieren de etapas previas de preprocesamiento y caracterización pertenecen a los algoritmos de Machine Learning tales
como: KNN, Kmeans, dbscan, etc. [3-9]
Phrases recognition with Machine Learning using MYO
device based on FPGA
26. • Reference :
1. C++ machine learning library for embedded electronics and robotics: https://github.com/FidoProject/Fido
2. Asanza, V., Peláez, E., Loayza, F., Mesa, I., Díaz, J., & Valarezo, E. (2018, October). EMG Signal Processing with Clustering Algorithms for
motor gesture Tasks. In 2018 IEEE Third Ecuador Technical Chapters Meeting (ETCM) (pp. 1-6). IEEE.
3. Navarría, L., Rapallini, J. A., & Quijano, A. A. (2009). Desarrollo de redes neuronales en FPGA.
4. Muñoz, G. T., Chávez, S. J. Z., & Casrua, V. H. B. (2008). Red Neuronal Implementada en FPGA. ELECTRÓNICA—UNMSM, 9.
5. Santos, P., Ouellet-Poulin, D., Shapiro, D., & Bolic, M. (2011, May). Artificial neural network acceleration on FPGA using custom
instruction. In Electrical and Computer Engineering (CCECE), 2011 24th Canadian Conference on (pp. 000450-000455). IEEE.
6. https://inaoe.repositorioinstitucional.mx/jspui/bitstream/1009/94/1/PanoAAD.pdf
7. Gadea-Gironés, R., Colom-Palero, R., & Herrero-Bosch, V. (2018). Optimization of Deep Neural Networks Using SoCs with OpenCL.
Sensors (Basel, Switzerland), 18(5).
8. Aliaga, R. J., Gadea, R., Colom, R. J., Monzó, J. M., Lerche, C. W., & Martínez, J. D. (2009). System-on-chip Implementation of Neural
network Training on FPGA. International Journal On Advances in Systems and Measurements Volume 2, Number 1, 2009.
• Hardware:
1. (1) DE10 Standard o DE10 Nano
2. (1) Monitor VGA / HDMI
• Database
1. https://drive.google.com/open?id=1RZRXbVOn2QL987879lfD4_g5ZLt_E0ad
• Expertos
1. floayza
28. • Objectives:
• Caracterizar las señales EMG en el dominio del tiempo.
• Comparar el desempeño de uno o más algoritmos de clasificación.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que lea datos preprocesados (.csv o .mat) almacenados en memoria Double Data
Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS). El
proceso de entrenamiento del clasificador podrá ser realizado en computador convencional, luego el modelo entrenado en C++ deberá ser
ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó HDMI que muestre los resultados de la
clasificación de forma clara, los algoritmos de clasificación que puede utilizar el estudiante son: k-means, k-medoids, DBSCAN, Spectral
Clustering, Hierarchical Clustering, SVM ó Neural Network (NN). El sistema basado en FPGA es quien ejecuta los bloques del clasificador, pero
los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio de
una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: Las señales EMG (Electromiografía) que representan actividad muscular de cualquier sujeto, pueden ser adquiridas de forma
superficial utilizando electrodos en la piel que cubre el músculo de interés. Al adquirir señales EMG durante la ejecución de tareas motoras,
estas señales contienen información en el dominio del tiempo y frecuencia correspondiente a la actividad muscular involucrada en la tarea
motora realizada. Las señales EMG pueden ser analizadas mediante algoritmos de clasificación para determinar de forma automática qué tipo
de actividad está realizando el sujeto, esta detección es usada para el control de prótesis de rehabilitación. El presente trabajo no incluye la
etapa de adquisición de señales EMG, utilizaremos señales EMG previamente adquiridas medidas en el antebrazo por el dispositivo MYO. Se
realizará un procesamiento post adquisición que incluye: caracterización y clasificación [1].
• La caracterización es el proceso de extraer información relevante durante ventanas temporales equivalentes a la ejecución de las tareas
motoras, se recomienda utilizar valores RMS de cada uno de los 8 electrodos del MYO. Las ventanas temporales se definen en el experimento
durante la adquisición de las señales EMG. Estas señales poseen mayor potencia en el rango de frecuencia 7 – 20Hz durante la ejecución de
tareas motoras, siendo algunas de las características más utilizadas: PSD y Wavelet [1].
Alphabet letters recognition with Machine Learning
using MYO device based on FPGA
29. • En la clasificación se utilizan las características más representativas con las que los algoritmos tengan una mejor desempeño. Los algoritmos
de clasificación que requieren de etapas previas de preprocesamiento y caracterización pertenecen a los algoritmos de Machine Learning tales
como: KNN, Kmeans, dbscan, etc. [3-9]
• Reference :
1. C++ machine learning library for embedded electronics and robotics: https://github.com/FidoProject/Fido
2. Asanza, V., Peláez, E., Loayza, F., Mesa, I., Díaz, J., & Valarezo, E. (2018, October). EMG Signal Processing with Clustering Algorithms for
motor gesture Tasks. In 2018 IEEE Third Ecuador Technical Chapters Meeting (ETCM) (pp. 1-6). IEEE.
3. Navarría, L., Rapallini, J. A., & Quijano, A. A. (2009). Desarrollo de redes neuronales en FPGA.
4. Muñoz, G. T., Chávez, S. J. Z., & Casrua, V. H. B. (2008). Red Neuronal Implementada en FPGA. ELECTRÓNICA—UNMSM, 9.
5. Santos, P., Ouellet-Poulin, D., Shapiro, D., & Bolic, M. (2011, May). Artificial neural network acceleration on FPGA using custom
instruction. In Electrical and Computer Engineering (CCECE), 2011 24th Canadian Conference on (pp. 000450-000455). IEEE.
6. https://inaoe.repositorioinstitucional.mx/jspui/bitstream/1009/94/1/PanoAAD.pdf
7. Gadea-Gironés, R., Colom-Palero, R., & Herrero-Bosch, V. (2018). Optimization of Deep Neural Networks Using SoCs with OpenCL.
Sensors (Basel, Switzerland), 18(5).
8. Aliaga, R. J., Gadea, R., Colom, R. J., Monzó, J. M., Lerche, C. W., & Martínez, J. D. (2009). System-on-chip Implementation of Neural
network Training on FPGA. International Journal On Advances in Systems and Measurements Volume 2, Number 1, 2009.
• Hardware:
1. (1) DE10 Standard o DE10 Nano
2. (1) Monitor VGA / HDMI
• Database
1. https://drive.google.com/drive/folders/1pNanYqK66IojHaA92olNW2PH7MSyIVZn?usp=sharing
• Expertos
1. floayza
31. • Objectives:
• Preprocesar la señales EMG utilizando un filtro paso banda.
• Caracterizar las señales EMG en el dominio del tiempo.
• Comparar el desempeño de uno o más algoritmos de clasificación.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que lea datos preprocesados (.csv o .mat) almacenados en memoria Double Data
Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS). El
proceso de entrenamiento del clasificador podrá ser realizado en computador convencional, luego el modelo entrenado en C++ deberá ser
ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó HDMI que muestre los resultados de la
clasificación de forma clara, los algoritmos de clasificación que puede utilizar el estudiante son: k-means, k-medoids, DBSCAN, Spectral
Clustering, Hierarchical Clustering, SVM ó Neural Network (NN). El sistema basado en FPGA es quien ejecuta los bloques del clasificador, pero
los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio de
una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: Las señales EMG (Electromiografía) que representan actividad muscular de cualquier sujeto, pueden ser adquiridas de forma
superficial utilizando electrodos en la piel que cubre el músculo de interés. Al adquirir señales EMG durante la ejecución de tareas motoras,
estas señales contienen información en el dominio del tiempo y frecuencia correspondiente a la actividad muscular involucrada en la tarea
motora realizada. Las señales EMG pueden ser analizadas mediante algoritmos de clasificación para determinar de forma automática qué tipo
de actividad está realizando el sujeto, esta detección es usada para el control de prótesis de rehabilitación. El presente trabajo no incluye la
etapa de adquisición de señales EMG, utilizaremos señales EMG previamente adquiridas medidas en el antebrazo. Se realizará un
procesamiento post adquisición que incluye: Pre Procesamiento, caracterización y clasificación [1].
• En la etapa de de preprocesamiento, se filtran las señales EMG para reducir el ruido de baja frecuencia tales como movimiento relativo entre
piel-electrodos, etc. Así mismo se atenuará el ruido de frecuencias de la red eléctrica y sus armónicos. Nos centraremos en analizar las señales
EMG que se encuentren en el rango de frecuencias 7 – 20Hz, ya que en este rango de frecuencias se registran actividad muscular [1].
• La caracterización es el proceso de extraer información relevante durante ventanas temporales equivalentes a la ejecución de las tareas
motoras. Las ventanas temporales se definen en el experimento durante la adquisición de las señales EMG. Estas señales poseen mayor
potencia en el rango de frecuencia 7 – 20Hz durante la ejecución de tareas motoras, siendo algunas de las características más utilizadas: PSD y
Wavelet [1].
EMG signal processing with Machine Learning based
on FPGA
32. • En la clasificación se utilizan las características más representativas con las que los algoritmos tengan una mejor desempeño. Los algoritmos
de clasificación que requieren de etapas previas de preprocesamiento y caracterización pertenecen a los algoritmos de Machine Learning tales
como: KNN, Kmeans, dbscan, etc. [1]
• Reference :
1. Asanza, V., Peláez, E., Loayza, F., Mesa, I., Díaz, J., & Valarezo, E. (2018, October). EMG Signal Processing with Clustering Algorithms for
motor gesture Tasks. In 2018 IEEE Third Ecuador Technical Chapters Meeting (ETCM) (pp. 1-6). IEEE.
• Hardware:
● (1) DE10 Standard o DE10 Nano
● (1) Monitor VGA / HDMI
• Database
● https://drive.google.com/drive/folders/1r-lIyudoa4MDLgov2aEplYI4ziS8Va4L?usp=sharing
• Expertos
● floayza
ASIGNADO:
33. Epileptic disease clustering with Machine Learning
based on FPGA
• Objectives:
• Preprocesar la señales EEG utilizando un filtro paso banda.
• Caracterizar las señales EEG en el dominio del tiempo.
• Comparar el desempeño de al menos dos redes neuronales para series temporales.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que lea datos preprocesados (.csv o .mat) almacenados en memoria Double Data
Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS).
El proceso de entrenamiento de la red neuronal para series temporales podrá ser realizado en computador convencional, luego el modelo
entrenado en lenguaje C++ deberá ser ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó
HDMI que muestre los resultados de la clasificación de forma clara. El sistema basado en FPGA es quien ejecuta los bloques de filtrado y red
neuronal, pero los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual
por medio de una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador
ARM.
• Abstract: La epilepsia es un trastorno crónico del sistema nervioso central que predispone a las personas a experimentar ataques
recurrentes. Afecta a 3 millones de estadounidenses y 50 millones de personas en todo el mundo. Una convulsión es una aberración
transitoria en la actividad eléctrica del cerebro que produce síntomas físicos perturbadores, como un lapso en la atención y la memoria, una
alucinación sensorial o una convulsión de todo el cuerpo. Estas convulsiones incontrolables representan un grave riesgo de lesiones, limitan
la independencia y la movilidad de un individuo y dan como resultado tanto aislamiento social como dificultades económicas [1].
• Las señales EEG (Electroencefalografía) que representan actividad cerebral de cualquier sujetos, puede ser adquiridas de forma superficial
utilizando electrodos en el cuero cabelludo. Al adquirir señales EEG durante la ejecución de tareas motoras, estas señales contienen
información en el dominio del tiempo y frecuencia correspondiente a la actividad motora realizada. Las señales EEG pueden ser analizadas
mediante algoritmos de clasificación para determinar de forma automática qué tipo de actividad está realizando el sujeto, esta detección es
usada para el control de prótesis e interfaz hombre máquina. El presente trabajo no incluye la etapa de adquisición de señales EEG,
utilizaremos señales EEG previamente adquiridas utilizando el standard internacional 10-20. Se realizará un procesamiento post adquisición
que incluye: Preprocesamiento, caracterización y pronóstico de series temporales [2].
• En la etapa de de preprocesamiento, nos encargaremos de filtrar la señales EEG para reducir el ruido de baja frecuencia tales como latidos
del Corazón, movimiento relativo entre piel-electrodos, etc. Así mismo se atenuará la presencia de ruido de frecuencias de la red eléctrica y
sus armónicos. Nos centraremos en analizar las señales EEG que se encuentren en el rango de frecuencias entre 80-120 Hz, ya que en este
rango de frecuencias se registran aumentos de hasta cinco veces en la porción del espectro durante convulsiones epilépticas [5].
34. • Una selección apropiada de las características temporales nos permitirá realizar una adecuada predicción de una convulsión epiléptica, para
este fin empezaremos calculando los valores RMS en ventanas temporales de 1seg. de cada uno de los 64 electrodos EEG [1,2].
• En el pronóstico de series temporales, la red neuronal (NN) utiliza las características más representativas con las que los algoritmos tengan
una mejor desempeño en la predicción de las salidas. Para un adecuado desempeño, los algoritmos de NN requieren que las señales sean
procesadas en una etapa previa de preprocesamiento [3].
• Reference :
1. Shoeb, A. H. (2009). Application of machine learning to epileptic seizure onset detection and treatment (Doctoral dissertation,
Massachusetts Institute of Technology).
2. Asanza, V., Pelaez, E., & Loayza, F. (2017, October). Supervised pattern recognition techniques for detecting motor intention of lower
limbs in subjects with cerebral palsy. In 2017 IEEE Second Ecuador Technical Chapters Meeting (ETCM)(pp. 1-5). IEEE.
3. Asanza, V., Pelaez, E., & Loayza, F. (2017, October). EEG signal clustering for motor and imaginary motor tasks on hands and feet.
In 2017 IEEE Second Ecuador Technical Chapters Meeting (ETCM) (pp. 1-5). IEEE.
4. Asanza, V., Ochoa, K., Sacarelo, C., Salazar, C., Loayza, F., Vaca, C., & Peláez, E. (2016, October). Clustering of EEG occipital signals using
k-means. In 2016 IEEE Ecuador Technical Chapters Meeting (ETCM) (pp. 1-5). IEEE.
5. Fisher, R. S., Webber, W. R., Lesser, R. P., Arroyo, S., & Uematsu, S. (1992). High-frequency EEG activity at the start of seizures. Journal
of clinical neurophysiology: official publication of the American Electroencephalographic Society, 9(3), 441-448.
• Database
• https://drive.google.com/drive/folders/1mUqEmldsx7RvLQsd6NPSn-oX1_2C7bjr?usp=sharing
• https://physionet.org/pn6/chbmit/
• Hardware:
• (1) DE10 Standard o DE10 Nano
• (1) Monitor VGA / HDMI
• Expertos
• floayza
ASIGNADO:
Sistemas Internacional
EEG 10-20
35. • Objectives:
• Preprocesar la señales EEG utilizando un filtro paso banda.
• Caracterizar las señales EEG en el dominio del tiempo.
• Comparar el desempeño de uno o más algoritmos de clasificación.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que lea datos preprocesados (.csv o .mat) almacenados en memoria Double Data
Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS).
El proceso de entrenamiento del clasificador podrá ser realizado en computador convencional, luego el modelo entrenado en C++ deberá ser
ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó HDMI que muestre los resultados de
la clasificación de forma clara, los algoritmos de clasificación que puede utilizar el estudiante son: k-means, k-medoids, DBSCAN, Spectral
Clustering, Hierarchical Clustering, SVM ó Neural Network (NN). El sistema basado en FPGA es quien ejecuta los bloques del clasificador,
pero los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio
de una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: Las señales EEG (Electroencefalografía) que representan actividad cerebral de cualquier sujetos, puede ser adquiridas de forma
superficial utilizando electrodos en el cuero cabelludo. Al adquirir señales EEG durante la ejecución de tareas motoras, estas señales
contienen información en el dominio del tiempo y frecuencia correspondiente a la actividad motora realizada. Las señales EEG pueden ser
analizadas mediante algoritmos de clasificación para determinar de forma automática qué tipo de actividad está realizando el sujeto, esta
detección es usada para el control de prótesis e interfaz hombre máquina. El presente trabajo no incluye la etapa de adquisición de señales
EEG, utilizaremos señales EEG previamente adquiridas utilizando el standard internacional 10-20. Se realizará un procesamiento post
adquisición que incluye: Preprocesamiento, caracterización y clasificación [1].
• En la etapa de de preprocesamiento, nos encargaremos de filtrar la señales EEG para reducir el ruido de baja frecuencia tales como latidos
del Corazón, movimiento relativo entre piel-electrodos, etc. Así mismo se atenuará la presencia de ruido de frecuencias de la red eléctrica y
sus armónicos. Nos centraremos en analizar las señales EEG que se encuentren en el rango de frecuencias β y δ, ya que en este rango de
frecuencias se registran actividad en la corteza motora [2,3].
• La caracterización es el proceso de extraer información relevante durante ventanas temporales equivalentes a la ejecución de las tareas
motoras. Estas señales poseen mayor potencia en el rango de frecuencia β y δ durante la ejecución de tareas motoras, siendo las
características más utilizadas: PSD y Wavelet [2,3].
EEG signal processing with Machine Learning based
on FPGA
36. • En la clasificación se utilizan las características más representativas con las que los algoritmos tengan una mejor desempeño. Los algoritmos
de clasificación que requieren de etapas previas de preprocesamiento y caracterización pertenecen a los algoritmos de Machine Learning
tales como: KNN, Kmeans, dbscan, etc. [2]
• Reference :
1. Asanza, V., Pelaez, E., & Loayza, F. (2017, October). Supervised pattern recognition techniques for detecting motor intention of lower
limbs in subjects with cerebral palsy. In 2017 IEEE Second Ecuador Technical Chapters Meeting (ETCM)(pp. 1-5). IEEE.
2. Asanza, V., Pelaez, E., & Loayza, F. (2017, October). EEG signal clustering for motor and imaginary motor tasks on hands and feet.
In 2017 IEEE Second Ecuador Technical Chapters Meeting (ETCM) (pp. 1-5). IEEE.
3. Asanza, V., Ochoa, K., Sacarelo, C., Salazar, C., Loayza, F., Vaca, C., & Peláez, E. (2016, October). Clustering of EEG occipital signals using
k-means. In 2016 IEEE Ecuador Technical Chapters Meeting (ETCM) (pp. 1-5). IEEE.
• Hardware:
• (1) DE10 Standard o DE10 Nano
• (1) Monitor VGA / HDMI
• Database
• https://drive.google.com/drive/folders/14lCG2PoaFjPUg0C4sLm_wKkzv20Nlu2o?usp=sharing
• Expertos
• floayza
ASIGNADO:
37. • Objectives:
• Preprocesar la señales EEG y EMG utilizando un filtro paso banda.
• Caracterizar las señales EEG y EMG en el dominio del tiempo.
• Comparar el desempeño de uno o más algoritmos de clasificación.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que lea datos preprocesados (.csv o .mat) almacenados en memoria Double Data
Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS). El
proceso de entrenamiento del clasificador podrá ser realizado en computador convencional, luego el modelo entrenado en C++ deberá ser
ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó HDMI que muestre los resultados de la
clasificación de forma clara, los algoritmos de clasificación que puede utilizar el estudiante son: k-means, k-medoids, DBSCAN, Spectral
Clustering, Hierarchical Clustering, SVM ó Neural Network (NN). El sistema basado en FPGA es quien ejecuta los bloques del clasificador, pero
los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio de
una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: Las señales EEG (Electroencefalografía) que representan actividad cerebral de cualquier sujetos, puede ser adquiridas de forma
superficial utilizando electrodos en el cuero cabelludo. Al adquirir señales EEG durante la ejecución de tareas motoras, estas señales contienen
información en el dominio del tiempo y frecuencia correspondiente a la actividad motora realizada. Las señales EEG pueden ser analizadas
mediante algoritmos de clasificación para determinar de forma automática qué tipo de actividad está realizando el sujeto, esta detección es
usada para el control de prótesis e interfaz hombre máquina. El presente trabajo no incluye la etapa de adquisición de señales EEG,
utilizaremos señales EEG previamente adquiridas utilizando el standard internacional 10-20. Se realizará un procesamiento post adquisición
que incluye: Preprocesamiento, caracterización y clasificación [1].
• Las señales EMG (Electromiografía) que representan actividad cerebral de cualquier sujeto, pueden ser adquiridas de forma superficial
utilizando electrodos en la piel que cubre el músculo de interés. Al adquirir señales EMG durante la ejecución de tareas motoras, estas señales
contienen información en el dominio del tiempo y frecuencia correspondiente a la actividad muscular involucrada en la tarea motora
realizada. Las señales EMG pueden ser analizadas mediante algoritmos de clasificación para determinar de forma automática qué tipo de
actividad está realizando el sujeto, esta detección es usada para el control de prótesis de rehabilitación. El presente trabajo no incluye la
etapa de adquisición de señales EMG, utilizaremos señales EMG previamente adquiridas medidas en el antebrazo. Se realizará un
procesamiento post adquisición que incluye: Pre Procesamiento, caracterización y clasificación [2].
• En la etapa de de preprocesamiento, nos encargaremos de filtrar la señales EEG y EMG para reducir el ruido de baja frecuencia tales como
latidos del Corazón, movimiento relativo entre piel-electrodos, etc. Así mismo se atenuará la presencia de ruido de frecuencias de la red
eléctrica y sus armónicos. Nos centraremos en analizar las señales EEG que se encuentren en el rango de frecuencias β y δ, ya que en este
rango de frecuencias se registran actividad en la corteza motora [2,3,4].
EEG + EMG with Machine Learning based on FPGA
38. ● Para las señales EMG para reducir el ruido de baja frecuencia tales como movimiento relativo entre piel-electrodos, el ruido de frecuencias de
la red eléctrica y sus armónicos. Nos centraremos en analizar las señales que se encuentren en el rango de frecuencias 7 – 20Hz, ya que en
este rango de frecuencias se registran actividad muscular [1].
● La caracterización es el proceso de extraer información relevante durante ventanas temporales equivalentes a la ejecución de las tareas
motoras. Las ventanas temporales se definen en el experimento durante la adquisición de las señales EEG y EMG. Para las señales EEG, estas
señales poseen mayor potencia en el rango de frecuencia β y δ durante la ejecución de tareas motoras, siendo las características más
utilizadas: PSD y Wavelet [3,4]. Para las señales EMG, estas poseen mayor potencia en el rango de frecuencia 7 – 20Hz durante la ejecución de
tareas motoras, siendo algunas de las características más utilizadas: PSD y Wavelet [2].
● En la clasificación se utilizan las características más representativas con las que los algoritmos tengan una mejor desempeño. Los algoritmos
de clasificación que requieren de etapas previas de preprocesamiento y caracterización pertenecen a los algoritmos de Machine Learning tales
como: KNN, Kmeans, dbscan, etc. [2,3]
● Los datos EEG y EMG fueron adquiridos de forma simultánea [5].
● Reference :
1. Asanza, V., Pelaez, E., & Loayza, F. (2017, October). Supervised pattern recognition techniques for detecting motor intention of lower
limbs in subjects with cerebral palsy. In 2017 IEEE Second Ecuador Technical Chapters Meeting (ETCM)(pp. 1-5). IEEE.
2. Asanza, V., Peláez, E., Loayza, F., Mesa, I., Díaz, J., & Valarezo, E. (2018, October). EMG Signal Processing with Clustering Algorithms for
motor gesture Tasks. In 2018 IEEE Third Ecuador Technical Chapters Meeting (ETCM) (pp. 1-6). IEEE.
3. Asanza, V., Pelaez, E., & Loayza, F. (2017, October). EEG signal clustering for motor and imaginary motor tasks on hands and feet. In 2017
IEEE Second Ecuador Technical Chapters Meeting (ETCM) (pp. 1-5). IEEE.
4. Asanza, V., Ochoa, K., Sacarelo, C., Salazar, C., Loayza, F., Vaca, C., & Peláez, E. (2016, October). Clustering of EEG occipital signals using
k-means. In 2016 IEEE Ecuador Technical Chapters Meeting (ETCM) (pp. 1-5). IEEE.
5. Mesa, I., Rubio, A., Tubia, I., De No, J., & Diaz, J. (2014). Channel and feature selection for a surface electromyographic
pattern recognition task. Expert Systems with Applications, 41(11), 5190-5200.
● Hardware:
■ (1) DE10 Standard o DE10 Nano
■ (1) Monitor VGA / HDMI
● Database:
■ https://drive.google.com/drive/folders/1JlavX5iDAFn84egY8eMimo8E5FaDuOw2?usp=sharing
● Expertos:
■ floayza
40. Parkinson's disease with Machine Learning based on
FPGA
• Objectives:
• Caracterizar las señales EEG y EMG en el dominio del tiempo.
• Comparar el desempeño de uno o más algoritmos de clasificación.
• Medir los tiempos de procesamiento, % de CPU utilizado y % de memoria utilizada, en el procesador NIOSII, ARM ó ambos, según sea el
caso (radar chart).
• Goals: Implementar un Sistema Embebido basado en FPGA que lea datos preprocesados (.csv o .mat) almacenados en memoria Double Data
Rate 3 Synchronous Dynamic Random-Access Memory (DDR3-SDRAM), el acceso se lo realizará a través del Hard Processor System (HPS).
El proceso de entrenamiento del clasificador podrá ser realizado en computador convencional, luego el modelo entrenado en C++ deberá ser
ejecutado por el procesador NIOSII en la FPGA. El sistema deberá tener como salida un monitor VGA ó HDMI que muestre los resultados de
la clasificación de forma clara, los algoritmos de clasificación que puede utilizar el estudiante son: k-means, k-medoids, DBSCAN, Spectral
Clustering, Hierarchical Clustering, SVM ó Neural Network (NN). El sistema basado en FPGA es quien ejecuta los bloques del clasificador,
pero los grupos que tengan estudiantes de telemática, no usarán la salida VGA ó HDMI sino deberán acceder a la interfaz visual por medio
de una aplicación web desplegada en un servidor de aplicaciones web corriendo en un sistema operativo linux con procesador ARM.
• Abstract: Párkinson, es una enfermedad neurodegenerativa crónica caracterizada por bradicinesia (movimiento lento), rigidez (aumento del
tono muscular), temblor y pérdida del control postural [1].
• Las señales EEG (Electroencefalografía) que representan actividad cerebral de cualquier sujetos, puede ser adquiridas de forma superficial
utilizando electrodos en el cuero cabelludo. Al adquirir señales EEG durante la ejecución de tareas motoras, estas señales contienen
información en el dominio del tiempo y frecuencia correspondiente a la actividad motora realizada. Las señales EEG pueden ser analizadas
mediante algoritmos de clasificación para determinar de forma automática qué tipo de actividad está realizando el sujeto, esta detección es
usada para el control de prótesis e interfaz hombre máquina. El presente trabajo no incluye la etapa de adquisición de señales EEG,
utilizaremos señales EEG previamente adquiridas utilizando el standard internacional 10-20. Se realizará un procesamiento post adquisición
que incluye: Caracterización y clasificación [2].
• La caracterización es el proceso de extraer información relevante durante ventanas temporales equivalentes a la ejecución de las tareas de
visualización, se recomienda utilizar el valor RMS. Las ventanas temporales se definen en el experimento durante la adquisición de las
señales [2].
• En la clasificación se utilizan las características más representativas con las que los algoritmos tengan una mejor desempeño. Los algoritmos
de clasificación que requieren de etapas previas de preprocesamiento y caracterización pertenecen a los algoritmos de Machine Learning
tales como: KNN, Kmeans, dbscan, etc. [3]
41. • Reference :
1. Argüello, G., Vaca, D., Santibáñez, R., & Loayza, F. (2015). Diseño, construcción y evaluación de dispositivos de estimulación periférica
en extremidades inferiores, para ayuda a pacientes de párkinson con problemas de congelamiento de la marcha. Ingenius: Revista de
Ciencia y Tecnología, (13), 44-53.
2. Asanza, V., Pelaez, E., & Loayza, F. (2017, October). Supervised pattern recognition techniques for detecting motor intention of lower
limbs in subjects with cerebral palsy. In 2017 IEEE Second Ecuador Technical Chapters Meeting (ETCM)(pp. 1-5). IEEE.
3. Asanza, V., Pelaez, E., & Loayza, F. (2017, October). EEG signal clustering for motor and imaginary motor tasks on hands and feet.
In 2017 IEEE Second Ecuador Technical Chapters Meeting (ETCM) (pp. 1-5). IEEE.
4. Asanza, V., Ochoa, K., Sacarelo, C., Salazar, C., Loayza, F., Vaca, C., & Peláez, E. (2016, October). Clustering of EEG occipital signals using
k-means. In 2016 IEEE Ecuador Technical Chapters Meeting (ETCM) (pp. 1-5). IEEE.
• Hardware:
• (1) DE10 Standard o DE10 Nano
• (1) Monitor VGA / HDMI
• Database
• https://drive.google.com/drive/folders/1BJnkgSQMWAAOPBgxmGNhfZnCkJO5Onx1?usp=sharing
• Expertos
• floayza
ASIGNADO: