1. Dataflow BCD to 7-Segment Decoder
รูปที่ 3.14 แสดงรหัส VHDL dataflow สำหรับ BCD TO 7 - segment ตำมสมกำรบูลีน
กำรประกำศเอนทิตีสำหรับรหัส dataflow นี้จะเหมือนกันเป็นที่สำหรับโครงสร้ำงรหัสเนื่องจำกส่วน
ติดต่อสำหรับกำรถอดรหัสยังคงเหมือนเดิม ตัวอย่ำงเช่นสมกำร a คือa = i3 + i1 + (i2Θi0);
จะถูกแปลงเป็นคำสั่งในกำรกำหนดสัญญำณ a <= i3 OR i1 OR (i2 XNOR i0);

3. 3.7.3 Behavioral BCD to 7-Segment Decoder
กำรประกำศเอนทิตี้แตกต่ำงกันเล็กน้อยจำกกำรเขียนแบบ Dataflow คือ
สัญญำณ i0, i1, i2, i3 และเรำได้ประกำศเวกเตอร์เป็น
STD_LOGIC_VECTOR นั่นคือเวกเตอร์ของชนิด STD_LOGIC ควำมยำว
ของเวกเตอร์จะถูกระบุโดยช่วง (3DOWNTO 0) หมำยเลขแรก (3) ในช่วงหมำยถึง
ดัชนีของบิตที่สำคัญที่สุดของเวกเตอร์และตัวเลขที่สอง (0) ในช่วงหมำยถึงดัชนีของบิต
อย่ำงมีนัยสำคัญน้อยของเวกเตอร์ ในทำนองเดียวกันเจ็ดเอำต์พุต สัญญำณไปจะถูก
แทนที่ด้วย Segs STD_LOGIC_VECTOR จำก 7 บิต