FF，r处理器在语音识别、图像处理和频谱分析等有着广泛的应用，在OFDM
系统中各子载波的调制解调采用一个实时的快速傅里时变换FFT处理器来实现，
在OFDM系统中数据传输的速率一般是在6Mbps到155Mbps之间，在速度上对FF，r
处理器提出了很高的要求。随着集成电路制造水平的不断进步，自主研发的高性
能FFT处理器成为可能，根据项目要求，对专用FFT实现方法进行研究，通过选
用不同硬件结构，在综合考虑硬件特性和满足系统设计要求的前提下，采用ASIC
设计方法学进行设计，设计自由度大，也能够很好地符合SOC片上系统的设计要
求。
论文采用自顶向下的设计方法设计了1024点的浮点数傅里叶变换FFT处理
器，在RTL级给出了完整的设计描述，编写测试平台对于每个模块都进行了前仿
真和时序分析，基于DC完成ASIC综合和时序约束，在顶层完成功能验证和随机
性测试，得到的结果和由C语言搭建的仿真模块进行比较和对照，在Matlab中
进一步验证，最后应用于OFDM系统当中。
设计和验证过程中主要的创新点有：采用CSA进位保留加法器加速浮点数加
法运算和浮点数乘法运算，蝶形运算单元采用纯组合逻辑设计，综合时认为是一
条长周期路径，占用3个时钟周期的计算时间；各级旋转因子表大小不同，节省
ROM的存储空间，RAM采用双口RAM设计，可以同时读写，增加一个RAM完成信
号，用于实现蝶形单元的迭代控制；每一个中间级采用双状态机加计数器对运算
进行控制和读写地址使能的生成；建立测试平台，对于流水线中间级测试平台可
以重用，编写结构化Testbench实现测试模块的可重用性：提出新的针对于FFT
处理器的详细验证方案，编写浮点数和实数间转换的软件接口，基于C语言平台
编写FFT仿真模块，和RTL级顶层模块输出的数值进行比较，并利用Matlab输
出最终波形。
最后总结论文中主要的研究进展，展望在数字信号处理领域的进一步研究方
向，并基于FPGA验证完成FFT处理器的研究与实现。设计的浮点数FFT处理器
和别的FFT处理器相比具有很多优点，输入输出数据的范围得到很大的拓宽，十
级流水线大幅增加吞吐量满足实时性转换要求，1024点的FFT精度满足在高性能
的通信系统里面的要求。
