该文档探讨了 split lock 背景及其对 CPU 之间数据一致性的影响，强调了锁住整个内存总线的处理方法及其性能开销。文中列举了实时任务、云环境和安全等应用场景，并介绍了多种工具以测试内存延迟。最后提供了相关代码和统计方法以帮助程序员理解性能问题。

1. split lock

2. 背景
• 对⻬地址访问

3. cache line

4. cache coherence
https://en.wikipedia.org/wiki/Cache_coherence

5. 场景
• 跨越两个 cache line 操作数据
• 原⼦操作（atomic operation）

6. 问题
• 确保多个 cpu 间的数据⼀致性
• 两个 cache line 需要同时⽣效

7. 处理⽅法 - intel
• 锁住整个内存总线（bus lock）

8. 影响
• 阻碍其他 cpu 对内存的访问
• bus-locking 协议本身的开销，影响系统整体性能

9. 例⼦
• 实时任务
• 云环境
• 安全

10. 测试
• bus locking -> memory latency

12. ⼯具
• sysbench
• lmbench
• perf bench
• mlc

13. sysbench

14. • 精度只到 ms 级别（sysbench —test=memory）

15. lmbench
• http://www.bitmover.com/lmbench/

16. • 不能单独测试主存

17. • https://github.com/intel/lmbench/blob/master/src/lat_mem_rd.c

18. mlc
• memory latency checker (@Intel)
• https://software.intel.com/en-us/articles/intelr-memory-
latency-checker

21. Latency Numbers Every Programmer Should Know

22. 代码
https://gitlab.s.upyun.com/snippets/273

24. 统计
• perf stat -e cpu/event=0xf4,umask=0x10/ -a -I 1000
• 对应 PMU 事件：sq_misc.split_lock