eindverslag versie Maurice

Project 1
Energy Scavenger
Figure 1
Gemaakt door: Nicole Zeijen
Aryan Aziezie
Maurice Vlot
Tony Gouriye
Jelmer van der Rijst
SOI
YSZ
SRO
PZT
SRO
Pt

Klas: ENA3
Datum: 01-02-2012
Nicole Zeijene, Aryan Aziezie, Maurice Vlot, Tony Gouriye en Jelmer van der Rijst
Energy Scavenger 2

INHOUDSOPGAVE
Bladzijde
1. Afkortingen en legenda 2
2. Inleiding 3
3. Theorie 4
3.1 Inleiding tot lithografie 4
3.2 Opbouw en eigenschappen chip 4
3.3 Benodigde technieken 6
3.4 Theoretische problemen 8
3.5 Chip-fabricage stappen 9
4. Simulatie 15
4.1 CleWin 15
4.2 FlowDesigner 16
5. Conclusie 17
6. Bronnen 18
Appendix A 19
Energy Scavenger 3

1. AFKORTINGEN EN LEGENDA
Afkortingen Materiaal
SRO RuSrO3
Piëzo Perovskites: Pb(Zr,Ti)O3
Pt Platina
YSZ Y-stab ZrO2 (buffer laag) insulator
Legenda:
Energy Scavenger 4

2. INLEIDING
Piëzo elektriciteit is een lading dat zich verzameld in metalen, kristallen sommige
ceramicen en biologische materie (bijvoorbeeld Botten, DNA of verschillende eiwitten).
De lading wordt opgewekt door mechanische stress op het materiaal uit te voeren. Piëzo
elektriciteit is een effect afkomstig als een lineaire elektromechanische en elektrische
staat van een kristalachtig materiaal waar geen spraken is van omgekeerde elektriciteit.
Het piëzo-elektrisch effect is een omkeerbaar proces. Dit wil zeggen dat piëzo
elektrische materialen mechanische kracht kunnen omzetten in electriciteit, en
omgekeerd.
In project 1 wordt gebruik gemaakt van een Piëzo elektrische chip. De chip heeft het
vermogen om beweging om te zetten naar een elektrische spanning. De chip is werkt het
best als de beweging een trilling is. Dit is bijvoorbeeld het geval in een vliegtuigvleugel,
de motorkap van een auto, of op de wand van een metrotunnel. De chip heeft eigenlijk
een tweezijdige werking. Hij kan fungeren als een meetinstrument, om trillingen te
meten, of als zogenaamde Energy Scavenger. In beide gevallen draait het om het
opwekken van een spanning. Enerzijds om analyse op uit te voeren, of anderzijds om de
spanning te gebruiken voor andere doeleinde. In de onderstaande afbeelding is een
schematische doorsnede van de chip te zien.
Een gewicht hangt aan een dunne arm. Bovenop deze arm zit het piëzomateriaal,
inclusief ondersteunende lagen. Wanneer de chip in beweging wordt gebracht (lees: gaat
trillen) zal door traagheid het gewicht langzamer in beweging komen. Hierdoor zal de
arm buigen, en ook het bovenopliggende piëzomateriaal. De mechanische stress in het
piëzomateriaal zal omgezet worden in een elektrische spanning.
In de hoofdstukken die op deze inleiding volgen zal uitgelegd worden hoe de energy
scavenger gefabriceerd kan worden.
Energy Scavenger 5
piëzo
gewicht
arm
Draad
Glas
Silicium
glas

3. THEORIE
3.1 INLEIDING TOT LITHOGRAFIE
In de chipfabricatie is lithografie een chemisch proces waarbij lagen materiaal in een
gespecificeerd patroon weg geëtst kunnen worden. Stel dat er een patroon geëtst moet
worden in laag A. Men brengt dan eerst een beschermlaag aan op de delen van laag A die
niet geëtst hoeven te worden. Deze laag is een fotoresestieve laag. Fotoresestief betekent
dat de eigenschappen van de laag veranderen wanneer het bloot wordt gesteld aan licht.
Wanneer fotoresist wordt blootgesteld aan licht van een bepaalde golflengte, kan het
materiaal gehard of gekraakt worden (afhankelijk van het type fotoresist). Wanneer
men het juiste oplosmiddel kiest, kunnen de gekraakte delen opgelost worden en de
geharde delen intact blijven.
De fotoresist laag wordt eerst geheel over laag A aangebracht. Wanneer het belicht moet
worden, zorgt een masker ervoor dat sommige delen wel belicht worden, en andere niet.
Na het belichten zullen dus sommige delen van de fotoresist laag gekraakt/gehard zijn,
en andere delen niet. De weke delen van de fotoresist kunnen opgelost worden in een
oplosmiddel, waarna de harde delen van de fotoresist achter blijven. Deze harde delen
kunnen nu als beschermlaag voor laag A gebruikt worden. Wanneer het geheel wordt
ondergedompeld in een vloeistof die laag A wegetst, zullen dus alleen de onbeschermde
gebieden geëtst worden. Als de gewenste hoeveelheid materiaal van laag A is weggeëtst
kan het resterende fotoresist opgelost worden in een sterk oplosmiddel. Wat overblijft is
laag A met daarin een geëtst patroon.
Ook bij droog etsen is bijna altijd een fotoresestieve laag nodig, en dan wel om bepaalde
delen van het substraat te beschermen voor bombardement van ionen of van etsdamp,
en anderen niet.
3.2 OPBOUW EN EIGENSCHAPPEN CHIP
In de volgende afbeelding is de schematische opbouw van de chip te zien. Vervolgens zal
worden uitgelegd wat de verschillende materialen precies zijn en wat hun nut is in de
chip.
PZT: Pb(Zr,Ti)O3
Het PZT is het piëzokristal zelf, ook wel perovskiet genoemd. Al er druk of vervorming
op het materiaal wordt uitgevoegd worden er elektronen uit het kristal weggedrukt,
waardoor er een ladingsverschil zich opbouwd aan de kanten van het piëzomateriaal
waar vervorming optreed. In het geval van de energy scanvenger buigt het
piëzomateriaal over de horizontale as, dus zal er aan de boven en onderkant van het
kristal een ladingsverschil ontstaan.
Energy Scavenger
YSZ
PZT
SRO
Pt
Pt
SRO
SOI
arm
6

SRO: RuSrO3
In de energy scavenger wordt RuSrO3 gebruikt als semi-conductor. De laag zorgt dat de
opgewekte lading in het piëzo-materiaal aan de boven- en onderkant, geleid kan worden
naar de Platina laag waar de elektrodes aan verbonden zijn. De reden waarom de
onderste SRO laag niet over de gehele lengte van de PZT laag loopt, omdat het anders
contact maakt met het platina aan de linker kant, welke op zijn beurt verbonden is aan
de bovenste SRO laag, en er dan dus geen spanningsverschil zal ontstaan.
Pt: Platina
Platina wordt gebruikt om de elektroden op aan te sluiten. De platina laag is in
vergelijking met de andere lagen vrij grof en dik. Dit is omdat de electrodedraad aan het
platina verbonden wordt door middel van ultrasonic wirebonding. Dit is een proces dat
met veel geweld gepaard gaat, en moet dus gebeuren waar de chip het meest robuust is.
Dit is ook de reden waarom de platina lagen boven het dikkere gedeelte van de chip
zitten, en niet boven de dunne arm. Al met al (een robuuste platina laag, gebouwd op het
dikkere stuk van de silicium laag) kan de ultrasonic wirebond veilig gemaakt worden.
YSZ: Y-stab ZrO2
YSZ laag wordt gebruikt als weerstandslaag. De lading die opgewekt wordt in het
piëzokristal mag niet wegvloeien via het silicium, daarom moet er een weerstandslaag
tussen het SRO / PZT en het silicium. De YSZ wordt ook gebruikt om de daarop volgende
lagen goed te kunnen hechten aan de wafer. Het komt soms ook voor dat er water op de
wafer komt te zitten. De YSZ laag zorgt voor het verdrijven van watermoleculen zo dat
alsnog een goede depositie plaats kan vinden.
Energy Scavenger 7

3.3 BENODIGDE TECHNIEKEN
Schoonmaken
Het is erg belangrijk dat er schoon gewerkt wordt. Het schoonmaken wordt in de
volgende stappen uitgevoerd.
• De wafer met aceton in ultrasoon bad.
• De wafer met alcohol in ultrasoon bad.
• De wafer met water afspoelen.
• Drogen (stikstof of spincoater(slingeren))
Lagen deponeren / coaten
Er zijn verschillende technieken beschikbaar om lagen te deponeren. Hieronder is een
korte samenvatting van de verschillende technieken:
Type Werking Technieken Eigenschappen
Physical
Vapor
Deposition
Het substraat wordt fysiek
‘gebombardeerd’ met de
coatingdeeltjes, die
vervolgens hechten aan het
substraat
Opdamping,
sputtering, pulse
laser deposition
Anisotrope techniek,
Gebeurt bij lage druk
Chemical
Vapor
Deposition
Het substraat wordt verhit
tot hoge temperatuur
waardoor het zal gaan
reageren met de gassen die
aanwezig zijn in de kamer
Plasma CVD, low
pressure CVD,
atmospheric CVD
gebeurt bij hoge
temperatuur, hoge
druk
Thermal
oxidation
Een oxidelaag groeien door
het ‘bakken’ van het
substraat
Een oxidelaag
groeien door het
‘bakken’ van het
substraat
hoge druk, hoge
temperatuur
Sputteren is de techniek die tijdens het bouwen van de chip het meest gebruikt zal
worden. Het sputterproces zal nog wat verder uitgelegd worden:
De kamer van de sputter coater wordt eerst afgepompt naar een hoog vacuüm, waarna
Argon in de kamer wordt gebracht totdat de druk 5 mbar is. De coater bestaat uit een
target en een substraat. Het target is het te sputteren materiaal en het substraat is het
materiaal dat gesputterd wordt.
Figuur: sputter coater.
Bron: Presentatie: Chip fabrication
Energy Scavenger 8

Op de target wordt een spanning aangebracht van rond de -500 volt. Bij de genoemde
druk ontstaat in het Argon een plasma van positieve ionen. Deze ionen bewegen zich
naar het negatief geladen target, en botsen met d target. Het materiaal van de target zal
losgeslagen worden door de ionen. Het losgeslagen materiaal valt vervolgens langzaam
naar het substraat. Hierdoor ontstaat een laag van het gesputterde materiaal op het
substraat.
Lagen wegetsen
Etsen is een oppervlaktebehandeling. Er bestaat droog etsen, en nat etsen. Bij droog
etsen wordt de laag gericht gebombardeerd met deeltjes, meestal ionen. Ook kan er een
etsmiddel in dampfase over de laag geblazen worden. Deze etsmethode heeft als
voordeel dat er niet met vloeibare chemicaliën gewerkt hoeft te worden. Het etsproces
verloopt wel langzamer. Dit is aan de ene kant nadelig, maar aan de andere kant kan het
proces dan meer gecontroleerd verlopen. In de volgende tabel zijn er een aantal droge
etstechnieken en hun eigenschappen te zien:
Techniek Ets materiaal Eigenschappen
Fysiek
etsen
Ion etsen,
Elektronen straal
etsen, Sputteren
etsen
Anisotroop,
Onder vacuüm
Plasma
etsen
HF etsen, Silicium
oxides
Isotroop,
Atmosferische
kamer met gas
Sputter
etsen
Reactieve plasma,
Bosch techniek
Diep etsen, cyro
gekoeld,
Isotroop.
Bij nat etsen wordt de aangebrachte laag weg geëtst door deze onder te dompelen in
chemicaliën. Chemische reacties tussen het etsmiddel en de laag zorgen ervoor dat de
laag wordt opgelost in het etsmiddel. Vaak is er sprake van redoxreacties. Nat etsen
heeft als voordeel dat het veel sneller gaat dan droog etsen. Daarnaast is het goedkoper
dan droog etsen, er zijn geen dure machines voor nodig in tegenstelling tot droog
etsen.)
Energy Scavenger 9

3.4 THEORETISCHE PROBLEMEN
Een vaak voorkomend probleem bij de fabricatie van de chip is dat het PZT materiaal tot
maximaal 350 graden Celsius kan. Boven 350 graden ontstaan er barsten in de PZT film.
Dit komt doordat het piëzomateriaal harder uitzet dan het substraat, en er dus een
stress ontstaat in het piëzomateriaal. Door de hoge temperatuur worden er ook
organische groepen verdreven uit het piëzomateriaal. Om te voorkomen dat er barsten
ontstaan moet er bij lage temperaturen gewerkt worden.
Als er gebruikt gemaakt wordt van lead zirconate titanate als piëzomateriaal en chips
kleiner dan 50 µm gemaakt moeten worden, moet men i.p.v. wet etching, dry ethcing
technieken gebruiken. Het nadeel hierbij is dat het proces langer duurt. Een voorbeeld
van zo’n techniek is RIE (reactive ion etching). In figuur 1 is te zien dat men egale randen
krijgt als er gebruik gemaakt wordt van dry etching.
Wet etching Dry etching
Het probleem hier is dat de vloeistoffen, moeilijk op die schaal door de verschillende
lage kunnen dringen. Dry-etching kan heel specifiek de gewenste lagen etsen.
Energy Scavenger 10

3.5 CHIP-FABRICATIE STAPPEN
Om het volgende hoofdstuk in te korten wordt er vanuit gegaan dat bij elke stap de
wafer eerst schoongemaakt wordt. In de legenda is te zien wat de kleuren betekenen in
het overzicht betekenen.
stap Omschrijving Overzicht /resultaat
1 Lege wafer.
2 YSZ laag deponeren
3 Photoresist deponeren
4
Masker neerleggen en
photoresist belichten
5 Gekraakt photoresist oplossen
6 YSZ etsen
7 Resterende photoresist oplossen
8 SRO deponeren
10
photoresist belichten
Energy Scavenger 11

11 Gekraakt photoresist oplossen
12 SRO etsen
14
PZT deponeren. De PZT laag die
gedeponeerd wordt moet
minimaal de gewenste hoogte +
de hoogte van de SRO laag zijn,
vanwege het hoogteverschil.
16
photoresist belichten voor de
eerste PZT bewerking
17 Gekraakt fotoresist oplossen
18
PZT etsen. Dit is de eerste van de
twee etsbewerkingen op het
PZT.
Energy Scavenger 12

21
photoresist belichten voor de
tweede PZT bewerking (het
horizontaal maken van de
bovenkant)
23
PZT etsen. Dit is de tweede
etsbewerking op het PZT, om de
bovenkant horizontaal te
maken. Er mag niet te lang
geëtst worden!
24 Resterende fotoresist oplossen
25 SRO deponeren
26 Fotoresist deponeren
Energy Scavenger 13

27
Masker neerleggen en fotoresist
belichten
29
SRO etsen. Er mag niet te lang
geëtst worden, omdat dan
anders ook de onderste SRO laag
geëtst wordt
31 Pt deponeren
32 Fotoresist deponeren
Energy Scavenger 14

33
belichten
35 Pt etsen
36
belichten
Energy Scavenger 15

38 Pt etsen
Energy Scavenger 16

4. SIMULATIE
4.1 CLEWIN
In de bovenstaande afbeelding is te zien hoe de maskerlagen in CleWin opgebouwd zijn.
De afmetingen van de YSZ laag, de grondlaag, zijn 200 µm bij bij 150 µm. Alle maskers
staan in Clearfield instelling, zodat de getekende lagen de daadwerkelijke gedeponeerde
lagen in FlowDesigner worden.
Tijdens het deponeren van lagen ontstaan er ongelijkheden vanwege een ongelijke
ondergrond. De lagen 0 en 4 in CleWin zijn bedoeld om deze oneffenheden te egaliseren.
Energy Scavenger 17

4.2 FLOWDESIGNER
In het volgende hoofdstuk laten we zien hoe in FlowDesigner de lagen van de chip zijn
opgebouwd. In Appendix A is de code die hiervoor geschreven is te zien.
Zoals te zien is in de bovenstaande afbeelding is de chip 200µm breed. De chip is volgens
een bottom-up methode gebouwd, waarbij alle lagen die aangebracht werden direct in
een juist patroon geëtst werden. Een andere methode die gebruikt kon worden zou de
top-down methode zijn geweest, waarbij eerst alle lagen gedeponeerd worden, waarna
ze selectief weggeëtst worden. Bij dit ontwerp was de top-down methode echter niet
bruikbaar omdat alle gebruikte lagen niet over de gehele lengte van de chip lopen,
bijvoorbeeld de onderste SRO laag.
Tijdens het bouwen van de chip in FlowDesigner zijn er een aantal problemen
ondervonden:
1. Tijdens het deponeren van lagen over andere lagen ontstond hoogteverschil,
bijvoorbeeld toen de PZT laag gedeponeerd werd. Er waren extra etsstappen
nodig om de ontstane hoogteverschillen te corrigeren.
2. Tijdens het wegetsen van de bovenste SRO laag werd in eerste instantie het
rechter gedeelte van de onderste SRO ook weggeëtst. We kwamen er snel achter
dat de etstijd te lang was, en dat zodra we deze korter maken, werd het probleem
verholpen.
Tijdens de simulatie in FlowDesigner zijn erg veel aannames gemaakt, met name in de
etsmiddelen en depositie. De resultaten van deze simulatie moeten dus met de nodige
voorzichtigheid gelezen worden.
De etsmiddelen die we gebruikt hebben in FlowDesigner etsen alleen maar 1 specifiek
materiaal. Dit is in werkelijkheid natuurlijk bijna nooit het geval. Daarnaast hebben we
gebruikt gemaakt van directionele depositie, terwijl er in werkelijkheid vaak sprake is
van isotrope depositie.
Energy Scavenger 18

5. CONCLUSIE
Energy Scavenger 19

6. BRONNEN
Fabrication and characterization of piëzoelectric cantilever for micro transducers
http://www.sciencedirect.com/science/article/pii/S0924424705005388
OPTIMAL DESIGN OF PIËZOELECTRIC CANTILEVER FOR MICRO POWER
http://210.40.3.63/paper/200608.pdf
Modeling and Optimal Design of Piëzoelectric Cantilever Microactuators
http://mml.umd.edu/mml/papers/DeVoe_and_Pisano_Piëzo_Cantilever_Modeling_1997
.pdf
Fabrication of PZT actuated cantilevers on silicon-on-insulator wafers for a RF
microswitch
https://dspace.lib.cranfield.ac.uk/bitstream/1826/1485/3/Fab%20PZT-silicon-on-
insular%20wafers-2003.pdf
Fabrication of PZT actuated cantilevers on silicon-on-insulator wafers for a RF
microswitch
Presentaties: Chip fabrication
Energy Scavenger 20

APPENDIX A:
//add materials to process
sim::AddMaterial(material 'SiO2'{},RGB(128,128,128));
sim::AddMaterial(material 'YSZ'{},RGB(233,233,50));
sim::AddMaterial(material 'SRO'{},RGB(255,0,0));
sim::AddMaterial(material 'PZT'{},RGB(0,195,0));
sim::AddMaterial(material 'Pt'{},RGB(210,210,210));
// etchants
etchant 'SRO_ets', 'PZT_ets', 'Pt_ets', 'YSZ_ets';
//set which material responds to which etchant
sim::SetResponse(SRO,SRO_ets,DIRECTIONAL,{1.0},,20);
sim::SetResponse(PZT,PZT_ets,DIRECTIONAL,{1.0},,20);
sim::SetResponse(Pt,Pt_ets,DIRECTIONAL,{1.0},,20);
sim::SetResponse(YSZ,YSZ_ets,DIRECTIONAL,{1.0},,20);
// Make SOI wafer
sim::GetWafer(SiO2(),{MaskSet.Xleft,0,MaskSet.Xright,10});
sim::AddToGraph("Blank wafer");
//Make YSZ layer
//deposit YSZ
sim::DirectionalDeposit(YSZ(),1,0,FRONT);
//set YSZ mask
sim::SetMask(MaskSet.YSZ,0.0) ;
//etch YSZ
sim::Etch(YSZ_ets,1,0,FRONT,0.2,0.1);
sim::AddToGraph("YSZ");
//Make SRO1 layer
//deposit SRO
sim::DirectionalDeposit(SRO(),1,0,FRONT);
//set SRO1 mask
sim::SetMask(MaskSet.SRO1,0.0) ;
//etch SRO
sim::Etch(SRO_ets,1,0,FRONT,0.2,0.1);
sim::AddToGraph("SRO1");
//Make PZT layer
//deposit PZT
sim::DirectionalDeposit(PZT(),5,0,FRONT);
//set PZT mask
sim::SetMask(MaskSet.PZT,0.0) ;
//etch PZT
sim::Etch(PZT_ets,5,0,FRONT,0.2,0.1);
//level PZT
Energy Scavenger 21

sim::SetMask(MaskSet.PZT_level,0.0) ;
sim::Etch(PZT_ets,1,0,FRONT,0.2,0.1);
sim::AddToGraph("PZT");
//Make SR02 layer
//deposit SRO
sim::DirectionalDeposit(SRO(),1,0,FRONT);
//set SRO2 mask
sim::SetMask(MaskSet.SRO2,0.0) ;
//etch SRO
sim::Etch(SRO_ets,1,0,FRONT,0.2,0.1);
sim::AddToGraph("SRO2");
//Make Pt layer
//deposit Pt
sim::DirectionalDeposit(Pt(),10,0,FRONT);
//set Pt mask
sim::SetMask(MaskSet.Pt,0.0) ;
//etch Pt
sim::Etch(Pt_ets,10,0,FRONT,0.2,0.1);
//level Pt
sim::SetMask(MaskSet.Pt_level,0.0);
sim::Etch(Pt_ets,5,0,FRONT,0.2,0.1);
sim::AddToGraph("Pt");
Energy Scavenger 22

eindverslag versie Maurice

Recommended

Recommended

More Related Content

Viewers also liked

Viewers also liked (17)

eindverslag versie Maurice