Bài giảng về hệ thống máy tính bao gồm các nội dung chính như kiến trúc bộ nhớ, bộ xử lý và bộ nhớ vào-ra. Nó trình bày tổng quan về hệ thống nhớ, các đặc điểm của bộ nhớ bán dẫn, và phân cấp hệ thống nhớ. Tài liệu cũng đề cập đến các công nghệ bộ nhớ và nguyên lý hoạt động của bộ nhớ cache nhằm tối ưu tốc độ truy cập cho CPU.

1. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
Hệ thống máy tính Nội dung học phần
Chương 1. Giới thiệu chung
Chương 2. Kiến trúc bộ nhớ
ế
Chương 2
Chương 3. Kiến trúc vào-ra
KIẾN TRÚC BỘ NHỚ Chương 4. Kiến trúc bộ xử lý
Chương 5. Kiến trúc máy tính tiên tiến
Nguyễn Kim Khánh
Trường Đại học Bách khoa Hà Nội
22 August 2011 1 22 August 2011 2
NKK-HUT NKK-HUT
Nội dung 2.1. Tổng quan về hệ thống nhớ
1. Các đặc trưng của hệ thống nhớ
2.1. Tổng quan về hệ thống nhớ Vị trí
2.2.
2 2 Bộ nhớ bán dẫn Bên trong CPU:
Bê t CPU
tập thanh ghi
2.3. Bộ nhớ chính
Bộ nhớ trong:
2.4. Bộ nhớ cache bộ nhớ chính
2.5. Bộ nhớ ảo bộ nhớ cache
Bộ nhớ ngoài: các thiết bị nhớ
ộ g ị
2.6.
2 6 Hệ thố l t ữ RAID
thống lưu trữ
Dung lượng
Độ dài từ nhớ (tính bằng bit)
Số lượng từ nhớ
22 August 2011 3 22 August 2011 4
Nguyễn Kim Khánh - ĐHBKHN 1

2. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
Các đặc trưng của hệ thống nhớ (tiếp) Các đặc trưng của hệ thống nhớ (tiếp)
Đơn vị truyền Hiệu năng (performance)
Từ nhớ Thời gian truy nhập
g y ập
Khối nhớ Chu kỳ nhớ
Phương pháp truy nhập Tốc độ truyền
Truy nhập tuần tự (băng từ) Kiểu vật lý
Truy nhập trực tiếp (các loại đĩa) Bộ nhớ bán dẫn
Truy nhập ngẫu nhiên (bộ nhớ bán dẫn) Bộ nhớ từ
Truy nhập liên kết (cache) Bộ nhớ quang
22 August 2011 5 22 August 2011 6
NKK-HUT NKK-HUT
Các đặc trưng của hệ thống nhớ (tiếp) 2. Phân cấp hệ thống nhớ
Các đặc tính vật lý
Khả biến / Không khả biến
g
(volatile / nonvolatile)
Xoá được / không xoá được
Tổ chức
22 August 2011 7 22 August 2011 8
Nguyễn Kim Khánh - ĐHBKHN 2

3. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
Công nghệ bộ nhớ Ví dụ hệ thống nhớ thông dụng
Static RAM (SRAM)
0.5ns – 2.5ns, $2000 – $5000 per GB
Dynamic RAM (DRAM)
50ns – 70ns, $20 – $75 per GB
Ổ đĩa từ
5ms – 20ms, $0.20 – $2 per GB
Bộ nhớ lý tưởng
ở
Từ trái sang phải:
Thời gian truy nhập như SRAM dung lượng tăng dần
Dung lượng và giá thành như ổ đĩa cứng tốc độ giảm dần
giá thành/1bit giảm dần
22 August 2011 9 22 August 2011 10
NKK-HUT NKK-HUT
Nguyên lý cục bộ hoá tham chiếu bộ nhớ 2.2. Bộ nhớ bán dẫn
1. Phân loại
Trong một khoảng thời gian đủ nhỏ CPU
Kiểu bộ nhớ Tiêu Khả năng xoá Cơ chế ghi Tính
thường chỉ tham chiếu các thông tin chuẩn khả biến
trong một khối nhớ cục bộ
ố Read Only Memory
Mặt nạ
(ROM) Bộ nhớ Không xoá
Ví dụ: Programmable ROM chỉ đọc được
(PROM)
Cấu trúc chương trình tuần tự
Erasable PROM bằng tia cực tím, Không
Vòng lặp có thân nhỏ (EPROM) Bộ nhớ cả chip khả biến
hầu như Bằng điện
g ệ
Cấu t ú
Cấ trúc dữ liệu mảng
liệ ả Electrically Erasable
El t i ll E bl
chỉ đọc
bằng điện,
bằ điệ
PROM (EEPROM) mức từng byte
Flash memory bằng điện,
Bộ nhớ từng khối
Random Access đọc-ghi bằng điện, Khả biến
Bằng điện
Memory (RAM) mức từng byte
22 August 2011 11 22 August 2011 12
Nguyễn Kim Khánh - ĐHBKHN 3

4. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
ROM (Read Only Memory) Các kiểu ROM
Bộ nhớ không khả biến ROM mặt nạ:
thông tin được ghi khi sản xuất
Lưu trữ các thông tin sau:
rất đắt
Thư viện các chương trình con
Các chương trình điều khiển hệ thống (BIOS) PROM (Programmable ROM)
Các bảng chức năng Cần thiết bị chuyên dụng để ghi bằng chương
trình chỉ ghi được một lần
Vi chương trình
EPROM (E
(Erasable PROM)
bl
Cần thiết bị chuyên dụng để ghi bằng chương
trình ghi được nhiều lần
Trước khi ghi lại, xóa bằng tia cực tím
22 August 2011 13 22 August 2011 14
NKK-HUT NKK-HUT
Các kiểu ROM (tiếp) RAM (Random Access Memory)
Bộ nhớ đọc-ghi (Read/Write Memory)
EEPROM (Electrically Erasable PROM)
Khả biến
Có thể ghi theo từng byte
Lưu trữ thông tin tạm thời
Xóa bằng điện
Có hai loại: SRAM và DRAM
Flash memory (Bộ nhớ cực nhanh)
(Static and Dynamic)
Ghi theo khối
Xóa bằng điện
ằ
22 August 2011 15 22 August 2011 16
Nguyễn Kim Khánh - ĐHBKHN 4

5. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
SRAM (Static) – RAM tĩnh DRAM (Dynamic) – RAM động
Các bit được lưu trữ bằng các Flip-Flop Các bit được lưu trữ trên tụ điện
thông tin ổn định cần phải có mạch làm tươi
Cấu trúc phức tạp Cấu trúc đơn giản
Dung lượng chip nhỏ Dung lượng lớn
Tốc độ nhanh Tốc độ chậm hơn
Đắt tiền Rẻ tiền hơn
Dùng làm bộ nhớ cache Dùng làm bộ nhớ chính
22 August 2011 17 22 August 2011 18
NKK-HUT NKK-HUT
Một số DRAM tiên tiến 2. Tổ chức của chip nhớ
Sơ đồ cơ bản của chip nhớ
Enhanced DRAM
Cache DRAM
Synchronous DRAM (SDRAM): làm việc
được đồng bộ bởi xung clock
DDR-SDRAM (Double Data Rate SDRAM)
22 August 2011 19 22 August 2011 20
Nguyễn Kim Khánh - ĐHBKHN 5

6. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
Các tín hiệu của chip nhớ Tổ chức của DRAM
Các đường địa chỉ: An-1 ÷ A0 có 2n từ nhớ
Các đường dữ liệu: Dm-1 ÷ D0 độ dài từ Dùng n đường địa chỉ dồn kênh cho
nhớ = m bit phép truyền 2n bit địa chỉ
Dung lượng chip nhớ = 2n x m bit Tín hiệu chọn địa chỉ hàng RAS
Các đường điều khiển: (Row Address Select)
Tín hiệu chọn chip CS (Chip Select) Tín hiệu chọn địa chỉ cột CAS
Tín hiệu điều khiển đọc OE (Output Enable) (Column Address Select)
Tín hiệu điều khiển ghi WE (Write Enable)
Dung lượng của DRAM= 22n x m bit
(Các tín hiệu điều khiển thường tích cực với mức 0)
22 August 2011 21 22 August 2011 22
NKK-HUT NKK-HUT
Chip nhớ 3. Thiết kế mô-đun nhớ bán dẫn
Dung lượng chip nhớ 2n x m bit
Cần thiết kế để tăng dung lượng:
ầ ế ế ể
Thiết kế tăng độ dài từ nhớ
Thiết kế tăng số lượng từ nhớ
Thiết kế kết hợp
22 August 2011 23 22 August 2011 24
Nguyễn Kim Khánh - ĐHBKHN 6

7. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
Tăng độ dài từ nhớ Ví dụ tăng độ dài từ nhớ
VD1:
Cho chip nhớ SRAM 4K x 4 bit
Thiết kế mô-đun nhớ 4K x 8 bit
ôđ hớ
Giải:
Dung lượng chip nhớ = 212 x 4 bit
chip nhớ có:
12 chân địa chỉ
4 chân dữ liệu
mô-đun nhớ cần có:
12 chân địa chỉ
8 chân dữ liệu
22 August 2011 25 22 August 2011 26
NKK-HUT NKK-HUT
Bài toán tăng độ dài từ nhớ tổng quát Tăng số lượng từ nhớ
VD2:
Cho chip nhớ SRAM 4K x 8 bit
Cho chip nhớ 2n x mbit Thiết kế mô đun nhớ 8K x 8 bit
mô-đun
Thiết kế mô-đun nhớ 2n x (k.m) bit Giải:
Dùng k chip nhớ Dung lượng chip nhớ = 212 x 8 bit
chip nhớ có:
12 chân địa chỉ
8 chân dữ liệu
Dung lượng mô-đun nhớ = 213 x 8 bit
13 chân địa chỉ
8 chân dữ liệu
22 August 2011 27 22 August 2011 28
Nguyễn Kim Khánh - ĐHBKHN 7

8. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
Tăng số lượng từ nhớ Bài tập
1. Tăng số lượng từ gấp 4 lần:
Cho chip nhớ SRAM 4K x 8 bit
Thiết kế mô-đun nhớ 16K x 8 bit
2. Tăng số lượng từ gấp 8 lần:
Cho chip nhớ SRAM 4K x 8 bit
Thiết kế mô-đun nhớ 32K x 8 bit
G A Y0 Y1 3. Thiết kế kết hợp:
0 0 0 1
Cho chip nhớ SRAM 4K x 4 bit
0 1 1 0
1 x 1 1 Thiết kế mô-đun nhớ 8K x 8 bit
22 August 2011 29 22 August 2011 30
NKK-HUT NKK-HUT
Bộ giải mã 2 4 2.3. Bộ nhớ chính
1. Các đặc trưng cơ bản
G B A Y0 Y1 Y2 Y3 Chứa các chương trình đang thực hiện và các
dữ liệu đang được sử dụng
ử
0 0 0 0 1 1 1
0 0 1 1 0 1 1
Tồn tại trên mọi hệ thống máy tính
0 1 0 1 1 0 1
Bao gồm các ngăn nhớ được đánh địa chỉ trực
tiếp bởi CPU
0 1 1 1 1 1 0
Dung lượng của bộ nhớ chính nhỏ hơn không
g g g
1 x x 1 1 1 1
gian địa chỉ bộ nhớ mà CPU quản lý.
Việc quản lý logic bộ nhớ chính tuỳ thuộc vào
hệ điều hành
22 August 2011 31 22 August 2011 32
Nguyễn Kim Khánh - ĐHBKHN 8

9. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
2. Tổ chức bộ nhớ đan xen (interleaved memory) m=8bit một băng nhớ tuyến tính
Độ rộng của bus dữ liệu để trao đổi với
bộ nhớ: m = 8, 16, 32, 64,128 ... bit
Các ngăn nhớ được tổ chức theo byte
tổ chức bộ nhớ vật lý khác nhau
22 August 2011 33 22 August 2011 34
NKK-HUT NKK-HUT
m = 16bit hai băng nhớ đan xen m = 32bit bốn băng nhớ đan xen
22 August 2011 35 22 August 2011 36
Nguyễn Kim Khánh - ĐHBKHN 9

10. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
m = 64bit tám băng nhớ đan xen 2.4. Bộ nhớ đệm nhanh (cache memory)
1. Nguyên tắc chung của cache
Cache có tốc độ nhanh hơn bộ nhớ chính
Cache được đặt giữa CPU và bộ nhớ chính nhằm
tăng tốc độ CPU truy cập bộ nhớ
Cache có thể được đặt trên chip CPU
22 August 2011 37 22 August 2011 38
NKK-HUT NKK-HUT
Ví dụ về thao tác của cache Cấu trúc chung của cache / bộ nhớ chính
CPU yêu cầu nội dung của ngăn nhớ
CPU kiểm tra trên cache với dữ liệu này
Nếu có, CPU nhận dữ liệu từ cache
(nhanh)
Nếu không có, đọc Block nhớ chứa dữ
liệu từ bộ nhớ chính vào cache
ệ ộ
Tiếp đó chuyển dữ liệu từ cache vào
CPU
22 August 2011 39 22 August 2011 40
Nguyễn Kim Khánh - ĐHBKHN 10

11. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
Cấu trúc chung của cache / bộ nhớ chính (tiếp) Cấu trúc chung của cache / bộ nhớ chính (tiếp)
Một số Block của bộ nhớ chính được
Bộ nhớ chính có 2N byte nhớ nạp vào các Line của cache.
Bộ nhớ chính và cache được chia thành Nội dung Tag (thẻ nhớ) cho biết Block
ẻ ế
các khối có kích thước bằng nhau nào của bộ nhớ chính hiện đang được
Bộ nhớ chính: B0, B1, B2, ... , Bp-1 (p Blocks)
chứa ở Line đó.
Khi CPU truy nhập (đọc/ghi) một từ nhớ,
Bộ nhớ cache: L0, L1, L2, ... , Lm-1 (m Lines)
có hai khả năng xảy ra:
Kích thước của Block = 8 16 32 64 128 b te
th ớc 8,16,32,64,128 byte Từ nhớ đó có trong cache (cache hit)
Từ nhớ đó không có trong cache (cache
miss).
22 August 2011 41 22 August 2011 42
NKK-HUT NKK-HUT
2. Các phương pháp ánh xạ Ánh xạ trực tiếp
Mỗi Block của bộ nhớ chính chỉ có thể được nạp
(Chính là các phương pháp tổ chức bộ vào một Line của cache:
nhớ cache) B0 L0
Ánh xạ trực tiếp B1 L1
(Direct mapping) ....
Ánh xạ liên kết toàn phần Bm-1 Lm-1
(Fully associative mapping) Bm L0
Bm+1 L1
Ánh xạ liên kết tập hợp
....
(Set associative mapping)
Tổng quát
Bj chỉ có thể nạp vào L j mod m
m là số Line của cache.
22 August 2011 43 22 August 2011 44
Nguyễn Kim Khánh - ĐHBKHN 11

12. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
Minh hoạ ánh xạ trực tiếp Đặc điểm của ánh xạ trực tiếp
Mỗi một địa chỉ N bit của bộ nhớ chính gồm
ba trường:
Trường Word gồm W bit xác định một từ nhớ
trong Block hay Line:
2W = kích thước của Block hay Line
Trường Line gồm L bit xác định một trong số các
Line trong cache:
2L = số Line trong cache = m
Trường Tag gồm T bit:
T = N - (W+L)
Bộ so sánh đơn giản
Xác suất cache hit thấp
22 August 2011 45 22 August 2011 46
NKK-HUT NKK-HUT
Ánh xạ liên kết toàn phần Minh hoạ ánh xạ liên kết toàn phần
Mỗi Block có thể nạp vào bất kỳ Line
nào của cache.
Địa chỉ của bộ nhớ chính bao gồm hai
trường:
Trường Word giống như trường hợp ở
trên.
Trường Tag dùng để xác định Block của
bộ nhớ chính.
Tag xác định Block đang nằm ở Line đó
22 August 2011 47 22 August 2011 48
Nguyễn Kim Khánh - ĐHBKHN 12

13. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
Đặc điểm của ánh xạ liên kết toàn phần Ánh xạ liên kết tập hợp
Cache đươc chia thành các Tập (Set)
So sánh đồng thời với tất cả các Tag Mỗi một Set chứa một số Line
ộ ộ
mất nhiều thời gian Ví dụ:
Xác suất cache hit cao. 4 Line/Set 4-way associative mapping
Bộ so sánh phức tạp. Ánh xạ theo nguyên tắc sau:
B0 S0
B1 S1
B2 S2
.......
22 August 2011 49 22 August 2011 50
NKK-HUT NKK-HUT
Minh hoạ ánh xạ liên kết tập hợp Đặc điểm của ánh xạ liên kết tập hợp
Kích thước Block = 2W Word
Trường Set có S bit dùng để xác định
một trong số V = 2S Set
Trường Tag có T bit: T = N - (W+S)
Tổng quát cho cả hai phương pháp trên
Thông thường 2 4 8 16Lines/Set
2,4,8,16Lines/Set
22 August 2011 51 22 August 2011 52
Nguyễn Kim Khánh - ĐHBKHN 13

14. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
Ví dụ về ánh xạ địa chỉ Với ánh xạ trực tiếp
Bộ nhớ chính = 4GB = 232 byte N = 32 bit
Không gian địa chỉ bộ nhớ chính = 4GB
Cache = 256 KB = 2 18 byte.
Dung lượng bộ nhớ cache là 256KB Line = 32 byte = 25 byte W = 5 bit
Kích thước Line (Block) = 32byte. Số Line trong cache = 218/ 25 = 213 Line
Xác định số bit của các trường địa chỉ L = 13 bit
cho ba trường hợp tổ chức: T = 32 - (13 + 5) = 14 bit
Ánh xạ trực tiếp
Ánh xạ liên kết toàn phần
Ánh xạ liên kết tập hợp 4 đường
22 August 2011 53 22 August 2011 54
NKK-HUT NKK-HUT
Với ánh xạ liên kết toàn phần Với ánh xạ liên kết tập hợp 4 đường
Bộ nhớ chính = 4GB = 232 byte N = 32 bit
Bộ nhớ chính = 4GB = 232 byte N = 32 bit Line = 32 byte = 25 byte W = 5 bit
Line = 32 byte = 25 byte W = 5 bit Số Line trong cache = 2
ố 18/ 25 = 213 Line
Số bit của trường Tag sẽ là: T = 32 - 5 = 27 bit Một Set có 4 Line = 22 Line
số Set trong cache = 213/ 22 = 211 Set
S = 11 bit
Số bit của trường Tag sẽ là: T = 32 - (11 + 5)
g g ( )
= 16 bit
22 August 2011 55 22 August 2011 56
Nguyễn Kim Khánh - ĐHBKHN 14

15. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
Bài tập 3. Thuật giải thay thế (1): Ánh xạ trực tiếp
Giả thiết rằng máy tính có 128KB cache tổ
chức theo kiểu ánh xạ liên kết tập hợp 4-line. Không phải lựa chọn
Cache có tất cả là 1024 Set từ S0 đến Mỗi Bl k chỉ á h xạ vào một Line xác
Block hỉ ánh à ột Li á
S1023. Địa chỉ bộ nhớ chính là 32-bit và đánh
địa chỉ cho từng byte.
định
a) Tính số bit cho các trường địa chỉ khi truy Thay thế Block ở Line đó
nhập cache ?
b) Xá đị h b t nhớ có địa chỉ 003D02AF(16)
Xác định byte hớ ó đị hỉ
được ánh xạ vào Set nào của cache ?
22 August 2011 57 22 August 2011 58
NKK-HUT NKK-HUT
Thuật giải thay thế (2): Ánh xạ liên kết 4. Phương pháp ghi dữ liệu khi cache hit
Được thực hiện bằng phần cứng (nhanh)
Random: Thay thế ngẫu nhiên
Ghi xuyên qua (Write-through):
ghi cả cache và cả bộ nhớ chính
FIFO (First In First Out): Thay thế Block nào
nằm lâu nhất ở trong Set đó tốc độ chậm
LFU (Least Frequently Used): Thay thế Block Ghi trả sau (Write-back):
nào trong Set có số lần truy nhập ít nhất trong chỉ ghi ra cache
cùng một khoảng thời gian
tốc độ nhanh
LRU (Least Recently Used): Thay thế Block ở
trong Set tương ứng có thời gian lâu nhất không khi Block trong cache bị thay thế cần phải
được tham chiếu tới. ghi trả cả Block về bộ nhớ chính
Tối ưu nhất: LRU
22 August 2011 59 22 August 2011 60
Nguyễn Kim Khánh - ĐHBKHN 15

16. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
2.5. Bộ nhớ ảo (Virtual Memory) Phân trang
Khái niệm bộ nhớ ảo: gồm bộ nhớ chính và Phân chia bộ nhớ thành các phần có kích
bộ nhớ ngoài mà được CPU coi như là một thước bằng nhau gọi là các khung trang
bộ nhớ duy nhất (bộ nhớ chính).
Chia chương trình (tiến trình) thành các trang
ế
Các kỹ thuật thực hiện bộ nhớ ảo:
Cấp phát số hiệu khung trang yêu cầu cho
Kỹ thuật phân trang (thông dụng): Chia không
gian địa chỉ bộ nhớ thành các trang nhớ có kích tiến trình
thước bằng nhau và nằm liền kề nhau HĐH duy trì danh sách các khung trang nhớ
Thông dụng: kích thước trang = 4KBytes trống
Kỹ thuật phân đoạn: Chia không gian nhớ thành Tiến trình không yêu cầu các khung trang liên
các đoạn nhớ có kích thước thay đổi, các đoạn tiếp
nhớ có thể gối lên nhau.
Sử dụng bảng trang để quản lý
22 August 2011 61 22 August 2011 62
NKK-HUT NKK-HUT
Cấp phát các khung trang Địa chỉ logic và địa chỉ vật lý của phân trang
22 August 2011 63 22 August 2011 64
Nguyễn Kim Khánh - ĐHBKHN 16

17. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
Nguyên tắc làm việc của bộ nhớ ảo phân trang Thất bại
Phân trang theo yêu cầu Quá nhiều tiến trình trong bộ nhớ quá nhỏ
Không yêu cầu tất cả các trang của tiến trình nằm HĐH tiêu tốn toàn bộ thời gian cho việc hoán
trong bộ nhớ đổi
ổ
Chỉ nạp vào bộ nhớ những trang được yêu cầu
Có ít hoặc không có công việc nào được thực
Lỗi trang hiện
Trang được yêu cầu không có trong bộ nhớ
Đĩa luôn luôn sáng
HĐH cần hoán đổi trang yêu cầu vào
Giải pháp:
p p
Có thể cần hoán đổi một trang nào đó ra để lấy
chỗ Thuật toán thay trang
Cần chọn trang để đưa ra Giảm bớt số tiến trình đang chạy
Thêm bộ nhớ
22 August 2011 65 22 August 2011 66
NKK-HUT NKK-HUT
Lợi ích Cấu trúc bảng trang
Không cần toàn bộ tiến trình nằm trong
bộ nhớ để chạy
Có thể hoán đổi trang được yêu cầu
ể ổ ầ
Như vậy có thể chạy những tiến trình
lớn hơn tổng bộ nhớ sẵn dùng
Bộ nhớ chính được gọi là bộ nhớ thực
Người dùng ả
N ời dù cảm giác bộ nhớ lớ hơn
iá hớ lớn h
bộ nhớ thực
22 August 2011 67 22 August 2011 68
Nguyễn Kim Khánh - ĐHBKHN 17

18. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
2.6. Hệ thống lưu trữ - RAID Đặc điểm của RAID
Tập các đĩa cứng vật lý được OS coi như
một ổ logic duy nhất dung lượng lớn
Redundant Array of Inexpensive Disks Dữ liệu được lưu trữ phân tán trên các ổ
Redundant Array of Independent Disks đĩa vật lý truy cập song song (nhanh)
Hệ thống nhớ dung lượng lớn Có thể sử dụng dung lượng dư thừa để
lưu trữ các thông tin kiểm tra chẵn lẻ, cho
phép khôi phục lại thông tin trong trường
hợp đĩa bị hỏng an toàn thông tin
7 loại phổ biến (RAID 0 – 6)
22 August 2011 69 22 August 2011 70
NKK-HUT NKK-HUT
RAID 0, 1, 2 RAID 3 & 4
22 August 2011 71 22 August 2011 72
Nguyễn Kim Khánh - ĐHBKHN 18

19. Bài giảng Hệ thống máy tính 22 August 2011
NKK-HUT NKK-HUT
RAID 5 & 6 Ánh xạ dữ liệu của RAID 0
22 August 2011 73 22 August 2011 74
NKK-HUT
Hết chương 2
22 August 2011 75
Nguyễn Kim Khánh - ĐHBKHN 19