SlideShare a Scribd company logo
1 of 33
Les réseaux logiques programmables
•Introduction
•Principe des réseaux programmables
•Types des réseaux programmables combinatoires :
•PROM : Programmable Read-Only Memory
•PAL : Programmable Array Logic
•FPLA : Field Progmmable Array Logic
•Les réseaux programmables séquentiels
Chapitre 6
1. Introduction
• Chaque fonction logique de n variables peut être mise
sous la forme d’une somme de produits.
• Pour réaliser une telle fonction on a besoin :
– d’un ensemble d’opérateurs ET (portes AND)organisés sous
forme d’une matrice pour réaliser les produits.
– Un ensemble d’opérateurs OU (Porte OR) organisés sous
forme d’une matrice pour réaliser la somme.
CBACBACBAf ....),,( +=
Schéma général pour réaliser une fonction
logique
Matrice ET Matrice OU
E0
E1
.
.
En
P1
P2
.
.
Pn
F1
F2
.
.
Fn
Exemple
• Soit la fonction CBACBACBAf ....),,( +=
A B C
AA

A AA
A
Représentation simplifiée
• Soit la fonction CBACBACBAf ....),,( +=
F
A B C
2. Principe des portes ET utilisées
A B C
Un fusible brulé ( sauté )
S=A.C
Fusible intacte
Une matrice ET non programmée
Une matrice ET programmée
Un fusible
Exemple
• Réaliser les fonctions suivantes
A B C
F1
F2
F3
CBf
CBAf
Af
.3
..2
1
=
=
=
Principe des portes OU
S=A + C
A B C
C’est le même principe
que les portes ET.
Exemple d’une matrice OU
non programmée
Exemple d’une matrice OU
non programmée
Exemple d’une matrice OU
programmée
Exemple
• Réaliser les fonctions suivantes
F1 F2
A B
BABAf
BABAf
..2
..1
+=
+=
3. Définition des réseaux logiques programmables
• Un réseau logique programmable (circuit logique programmable
) est un circuit qui peut être configurer par l’utilisateur pour avoir
une ou plusieurs fonctions logiques.
• Un circuit programmable est constitué d’un ensemble
d’opérateurs ET et OU organisés sous forme de deux matrices.
• La matrice des ET est un ensemble de portes AND qui permet
de relier les différentes variables d’entrées .
• La matrice des OU est un ensemble de portes OR qui permet
de relier les différents termes AND.
• Une matrice peut être programmable ( paramétrable ) ou figée (
préconfigurée ).
• La programmation consiste a faire bruler (sauter) les fusibles
des termes ( ou des variables ) qu’on veut pas utiliser  laisser
les fusibles utiles .
Remarques
• La programmation se fait une seule fois : une fois les
fusibles brulés on peut pas les réparer.
• La programmation est réalisée grâce à un dispositif
spécial .
Schéma général d’un réseau logique
programmable
Classification des réseaux programmables
• Selon le type des deux matrices on peut distinguer les
trois types suivants :
– Matrice ET figée et OU programmable  PROM (Programmable
Read-Only Memory)
– Matrice ET programmable et OU figée  PAL(Programmable
Array Logic)
– Matrice ET programmable et OU programmable  FPLA (Field
ProgrammableArray Logic)
3.1 Les PROM
F1 F2 F3
A B
BA
BA
BA
BA
.
.
.
.
La matrice ET est figée : les produits
sont déterminés
La matrice des ET nous permet de
générer toutes les combinaisons
possibles
La programmation consiste a choisir
des termes et les relier par des OU.
figée
Les PROM : exemple
F1 F2 F3
A B
BABAf
BABAf
BABAf
..2
..2
..1
+=
+=
+=
3.2 Les PAL
F1 F2
A B C
La matrice OR est figée : chaque
terme ou comporte un nombre
déterminé de termes ET
La matrice ET est programmable
figée
Les PAL : exemple
F1 F2
A B C
0..),,(2
...),,(1
+=
+=
cbacbaf
cbabacbaf
Ce terme donne un 0.
• Exercice 1 : Réaliser les deux fonctions suivantes avec un PAL qui
possède 3 variables d’entrées, et Deux termes OU avec chaque
terme OU comporte 4 termes ET ?
cbacbacbaf
cacbacbacbaf
....),,(
.....),,(
+=
++=
• Exercice 2 : Réaliser un additionneur complet avec un
PAL ?
Solution ( EXO1)
00....),,(2
0.....),,(1
+++=
+++=
cbacbacbaf
cacbacbacbaf
A B C
F1 F2
Solution Exercice 2
1111 −−−− +++= iiiiiiiiiiiii RBARBARBARBAR
1111 ........ −−−− +++= iiiiiiiiiiiii RBARBARBARBAS
Si Ri
Ai Bi Ri-1
3.3 Les FPLA
Les deux matrices sont programmables,
c'est le cas général des PROM et PAL
Exemple
Réaliser la fonction suivante en utilisant un FPLA CBACBACBACBAf ......),,( ++=
A B C
Exercice 1 :
Réaliser un générateur de parité avec un FPLA
rappel :
f(a,b,c)=1 si (abc)2 continet un nombre impaire de 1
0 sinon
Exercie 2:
réaliser un multiplixeur 41 en utisant un FPLA ?
Solution Exo 1
CBACBACBACBACBAf ........),,( +++=
A B C
f
Solution Exo2
))3.(0.1)2.(0.1)1.(0.1)0.(0.1.( ECCECCECCECCVS +++=
V C1 C0 E3 E2 E1 E0
S
Exercice 3
• Réaliser le circuit suivant en utilisant un FPLA ?
UAL
A B
S0
S1
F
BAf
BAf
BAf
BAf
+=
=
=
⊕=
4
.3
.2
1
S1 S0 Fonction
0 0 F1
0 1 F2
1 0 F3
1 1 F4
4. Les réseaux programmables sequentiels
• Les PROM,PAL et les FPLA nous permet de réaliser
uniquement des circuits combinatoire.
• Il existe des réseaux programmable sequentiels : ces
réseaux sont constitué d'une partie combinatoire et d'une
partie sequentiels ( un ensemble de bascules en sortie).
• C'est possible d'utiliser ces réseaux sequentils pour
résaliser des registres, des compteurs,..............
Exemple d'un PAL sequentiel
D1
h Q
Q
D2
h Q
Q
Q1 Q0Q1 Q0
Exemple : Réaliser un compteur modulo 8 synchrone en
utilisant un FPLA séquentiel
0.1.20.1.20.1.20.1.22
0.10.11
00
QQQQQQQQQQQQD
QQQQD
QD
+++=
+=
=
Q2 Q1 Q0 D2 D1 D0
0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 1 1
0 1 1 1 0 0
1 0 0 1 0 1
1 0 1 1 1 0
1 1 0 1 1 1
1 1 1 0 0 0
D2
h Q
D1
h Q
D0
h Q
0Q
1Q
2Q
Q2 Q1 Q0
Exercice
• Réaliser le registre définit par la table de fonctionnement
suivante à laide d’un FPLA séquentiel ?
Dg Dd h Q3 Q2 Q1 Q0
1 X Q2 Q1 Q0 SL Décalage gauche
0 1 SR Q3 Q2 Q1 Décalage droite
0 0 x Q3 Q2 Q1 Q0 État mémoire

More Related Content

What's hot

Pic 16f877 ..
Pic 16f877 ..Pic 16f877 ..
Pic 16f877 ..sunprass
 
Exos de logique séquentielle
Exos de logique séquentielleExos de logique séquentielle
Exos de logique séquentielleMo Ur Ad Es-se
 
TP Les bascules - logique combinatoire
TP Les bascules - logique combinatoire TP Les bascules - logique combinatoire
TP Les bascules - logique combinatoire bilal001
 
Architecture et programmation des circuits CPLD et des FPGA
Architecture et programmation des circuits CPLD et des FPGAArchitecture et programmation des circuits CPLD et des FPGA
Architecture et programmation des circuits CPLD et des FPGAChiheb Ouaghlani
 
47811458 exercices-systemes-echantillonnes
47811458 exercices-systemes-echantillonnes47811458 exercices-systemes-echantillonnes
47811458 exercices-systemes-echantillonnesTRIKI BILEL
 
Rapport regulation-de-temperature
Rapport regulation-de-temperatureRapport regulation-de-temperature
Rapport regulation-de-temperatureMarwa Bhouri
 
Amplification Bipolaire
Amplification BipolaireAmplification Bipolaire
Amplification Bipolaireinali123
 
les-automates-programmables-industriels
les-automates-programmables-industrielsles-automates-programmables-industriels
les-automates-programmables-industrielselectrolouhla
 
utilisation de MATLAB dans l'asservissement.pdf
utilisation de MATLAB dans l'asservissement.pdfutilisation de MATLAB dans l'asservissement.pdf
utilisation de MATLAB dans l'asservissement.pdfAnesKebbab
 
Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32Hajer Dahech
 
correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique omar bllaouhamou
 
Polycopié Electronique de puissance avec Matlab Simulink.pdf
Polycopié Electronique de puissance avec Matlab Simulink.pdfPolycopié Electronique de puissance avec Matlab Simulink.pdf
Polycopié Electronique de puissance avec Matlab Simulink.pdfYoussefOumhella
 
Rapport PFE Génie Electrique (2016)
Rapport PFE Génie Electrique (2016)Rapport PFE Génie Electrique (2016)
Rapport PFE Génie Electrique (2016)Mohsen Sadok
 
Exercices vhdl
Exercices vhdlExercices vhdl
Exercices vhdlyassinesmz
 
Presentation fpga
Presentation fpgaPresentation fpga
Presentation fpgaImad Bourja
 

What's hot (20)

Systemes logiques
Systemes logiquesSystemes logiques
Systemes logiques
 
Pic 16f877 ..
Pic 16f877 ..Pic 16f877 ..
Pic 16f877 ..
 
Exos de logique séquentielle
Exos de logique séquentielleExos de logique séquentielle
Exos de logique séquentielle
 
Cours capteur final
Cours capteur finalCours capteur final
Cours capteur final
 
TP Les bascules - logique combinatoire
TP Les bascules - logique combinatoire TP Les bascules - logique combinatoire
TP Les bascules - logique combinatoire
 
Architecture et programmation des circuits CPLD et des FPGA
Architecture et programmation des circuits CPLD et des FPGAArchitecture et programmation des circuits CPLD et des FPGA
Architecture et programmation des circuits CPLD et des FPGA
 
47811458 exercices-systemes-echantillonnes
47811458 exercices-systemes-echantillonnes47811458 exercices-systemes-echantillonnes
47811458 exercices-systemes-echantillonnes
 
C 80
C 80C 80
C 80
 
Rapport regulation-de-temperature
Rapport regulation-de-temperatureRapport regulation-de-temperature
Rapport regulation-de-temperature
 
Microcontrôleur
MicrocontrôleurMicrocontrôleur
Microcontrôleur
 
Amplification Bipolaire
Amplification BipolaireAmplification Bipolaire
Amplification Bipolaire
 
les-automates-programmables-industriels
les-automates-programmables-industrielsles-automates-programmables-industriels
les-automates-programmables-industriels
 
utilisation de MATLAB dans l'asservissement.pdf
utilisation de MATLAB dans l'asservissement.pdfutilisation de MATLAB dans l'asservissement.pdf
utilisation de MATLAB dans l'asservissement.pdf
 
Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32
 
correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique correction examen rattrapage 2012 transmission numérique
correction examen rattrapage 2012 transmission numérique
 
Polycopié Electronique de puissance avec Matlab Simulink.pdf
Polycopié Electronique de puissance avec Matlab Simulink.pdfPolycopié Electronique de puissance avec Matlab Simulink.pdf
Polycopié Electronique de puissance avec Matlab Simulink.pdf
 
Rapport PFE Génie Electrique (2016)
Rapport PFE Génie Electrique (2016)Rapport PFE Génie Electrique (2016)
Rapport PFE Génie Electrique (2016)
 
Systeme embarque
Systeme embarqueSysteme embarque
Systeme embarque
 
Exercices vhdl
Exercices vhdlExercices vhdl
Exercices vhdl
 
Presentation fpga
Presentation fpgaPresentation fpga
Presentation fpga
 

Viewers also liked

Ch1 systemenumeration
Ch1 systemenumerationCh1 systemenumeration
Ch1 systemenumerationmickel iron
 
Formation sur les Automates Programmables Industriels
Formation sur les Automates Programmables IndustrielsFormation sur les Automates Programmables Industriels
Formation sur les Automates Programmables IndustrielsMounir AOUADJ
 
ATED 2015 - Données numériques et Mémoire par Nicolas Larrousse (Huma-Num)
ATED 2015 - Données numériques et Mémoire par Nicolas Larrousse (Huma-Num)ATED 2015 - Données numériques et Mémoire par Nicolas Larrousse (Huma-Num)
ATED 2015 - Données numériques et Mémoire par Nicolas Larrousse (Huma-Num)Phonothèque MMSH
 
Adressage et routage
Adressage et routageAdressage et routage
Adressage et routageredwan_10
 
06 02 ip
06 02 ip06 02 ip
06 02 ipNoël
 
Lire les tables de routage
Lire les tables de routageLire les tables de routage
Lire les tables de routagebelhadj_rached
 
Histoire d'amour-Julie et Marc-Chiara Valentina B. Beatrice
Histoire d'amour-Julie et Marc-Chiara Valentina B. BeatriceHistoire d'amour-Julie et Marc-Chiara Valentina B. Beatrice
Histoire d'amour-Julie et Marc-Chiara Valentina B. Beatriceplaneteados
 
Shin Ra (Imagenes)
Shin Ra (Imagenes)Shin Ra (Imagenes)
Shin Ra (Imagenes)aripok
 
Balance Gestión PP - Cuatro años de desgobierno
Balance Gestión PP - Cuatro años de desgobiernoBalance Gestión PP - Cuatro años de desgobierno
Balance Gestión PP - Cuatro años de desgobiernoJavier_Torres_Vela
 
Elzapato
ElzapatoElzapato
ElzapatoEuler
 
Présentation aux participants de l'Accélérateur Banque Nationale
Présentation aux participants de l'Accélérateur Banque NationalePrésentation aux participants de l'Accélérateur Banque Nationale
Présentation aux participants de l'Accélérateur Banque NationalePierre-Majorique Léger
 
Images etonnantes
Images etonnantesImages etonnantes
Images etonnanteslyago
 
Opusculo defensa disertacion nov 2010
Opusculo defensa disertacion nov 2010Opusculo defensa disertacion nov 2010
Opusculo defensa disertacion nov 2010Liz Pagan
 

Viewers also liked (20)

Ch1 systemenumeration
Ch1 systemenumerationCh1 systemenumeration
Ch1 systemenumeration
 
Formation sur les Automates Programmables Industriels
Formation sur les Automates Programmables IndustrielsFormation sur les Automates Programmables Industriels
Formation sur les Automates Programmables Industriels
 
Adressage Ip
Adressage IpAdressage Ip
Adressage Ip
 
ATED 2015 - Données numériques et Mémoire par Nicolas Larrousse (Huma-Num)
ATED 2015 - Données numériques et Mémoire par Nicolas Larrousse (Huma-Num)ATED 2015 - Données numériques et Mémoire par Nicolas Larrousse (Huma-Num)
ATED 2015 - Données numériques et Mémoire par Nicolas Larrousse (Huma-Num)
 
Cours reseaux 01
Cours reseaux 01Cours reseaux 01
Cours reseaux 01
 
Les reseaux
Les reseauxLes reseaux
Les reseaux
 
Adressage et routage
Adressage et routageAdressage et routage
Adressage et routage
 
06 02 ip
06 02 ip06 02 ip
06 02 ip
 
Lire les tables de routage
Lire les tables de routageLire les tables de routage
Lire les tables de routage
 
Garzas Cautivas 2447
Garzas Cautivas 2447Garzas Cautivas 2447
Garzas Cautivas 2447
 
Charla Floss 07
Charla Floss 07Charla Floss 07
Charla Floss 07
 
Histoire d'amour-Julie et Marc-Chiara Valentina B. Beatrice
Histoire d'amour-Julie et Marc-Chiara Valentina B. BeatriceHistoire d'amour-Julie et Marc-Chiara Valentina B. Beatrice
Histoire d'amour-Julie et Marc-Chiara Valentina B. Beatrice
 
Shin Ra (Imagenes)
Shin Ra (Imagenes)Shin Ra (Imagenes)
Shin Ra (Imagenes)
 
Balance Gestión PP - Cuatro años de desgobierno
Balance Gestión PP - Cuatro años de desgobiernoBalance Gestión PP - Cuatro años de desgobierno
Balance Gestión PP - Cuatro años de desgobierno
 
Elzapato
ElzapatoElzapato
Elzapato
 
Bitcuners porque bitcoins
Bitcuners porque bitcoinsBitcuners porque bitcoins
Bitcuners porque bitcoins
 
Difus.Autoevalua
Difus.AutoevaluaDifus.Autoevalua
Difus.Autoevalua
 
Présentation aux participants de l'Accélérateur Banque Nationale
Présentation aux participants de l'Accélérateur Banque NationalePrésentation aux participants de l'Accélérateur Banque Nationale
Présentation aux participants de l'Accélérateur Banque Nationale
 
Images etonnantes
Images etonnantesImages etonnantes
Images etonnantes
 
Opusculo defensa disertacion nov 2010
Opusculo defensa disertacion nov 2010Opusculo defensa disertacion nov 2010
Opusculo defensa disertacion nov 2010
 

Similar to Ch6 pal fpla

Ch3 algebreboole
Ch3 algebrebooleCh3 algebreboole
Ch3 algebreboolemickel iron
 
Ch3 algebreboole
Ch3 algebrebooleCh3 algebreboole
Ch3 algebreboolemickel iron
 
chap2-3-pla-pal-gal.pptx
chap2-3-pla-pal-gal.pptxchap2-3-pla-pal-gal.pptx
chap2-3-pla-pal-gal.pptxwafawafa52
 
Cours Benhabiles TMS320.pdf
Cours Benhabiles TMS320.pdfCours Benhabiles TMS320.pdf
Cours Benhabiles TMS320.pdfHouBou3
 
Réseaux logiques programmables.pdf
Réseaux logiques programmables.pdfRéseaux logiques programmables.pdf
Réseaux logiques programmables.pdfwafawafa52
 
Programmation En Langage Pl7 2
Programmation En Langage Pl7 2Programmation En Langage Pl7 2
Programmation En Langage Pl7 2youri59490
 
API et Supervision industrielle
API et Supervision industrielle API et Supervision industrielle
API et Supervision industrielle sarah Benmerzouk
 
Fpga handout
Fpga handoutFpga handout
Fpga handoutassnad
 
Présentation Arduino par Christian, F5HOD
Présentation Arduino par Christian, F5HODPrésentation Arduino par Christian, F5HOD
Présentation Arduino par Christian, F5HODwebmasterref68
 
architecture-des-ordinateurs.pdf
architecture-des-ordinateurs.pdfarchitecture-des-ordinateurs.pdf
architecture-des-ordinateurs.pdfRihabBENLAMINE
 
Composants reconfigurables
Composants reconfigurablesComposants reconfigurables
Composants reconfigurablesPeronnin Eric
 
Devoxx France 2023 - Les nouveautés de Java 19 et 20
Devoxx France 2023 - Les nouveautés de Java 19 et 20Devoxx France 2023 - Les nouveautés de Java 19 et 20
Devoxx France 2023 - Les nouveautés de Java 19 et 20Jean-Michel Doudoux
 
Java - Support etudiant - Tronc Commun Deuxième année ISIMA - 2018
Java - Support etudiant - Tronc Commun Deuxième année ISIMA - 2018Java - Support etudiant - Tronc Commun Deuxième année ISIMA - 2018
Java - Support etudiant - Tronc Commun Deuxième année ISIMA - 2018Loic Yon
 
Cours 1 Microprocesseurs.ppt
Cours 1 Microprocesseurs.pptCours 1 Microprocesseurs.ppt
Cours 1 Microprocesseurs.pptwafawafa52
 
Généralités sur les microcontrôleurs et PicBasic
Généralités sur les microcontrôleurs et PicBasicGénéralités sur les microcontrôleurs et PicBasic
Généralités sur les microcontrôleurs et PicBasicmorin moli
 

Similar to Ch6 pal fpla (20)

Ch3 algebreboole
Ch3 algebrebooleCh3 algebreboole
Ch3 algebreboole
 
Ch3 algebreboole
Ch3 algebrebooleCh3 algebreboole
Ch3 algebreboole
 
chap2-3-pla-pal-gal.pptx
chap2-3-pla-pal-gal.pptxchap2-3-pla-pal-gal.pptx
chap2-3-pla-pal-gal.pptx
 
Processeur
ProcesseurProcesseur
Processeur
 
Cours Benhabiles TMS320.pdf
Cours Benhabiles TMS320.pdfCours Benhabiles TMS320.pdf
Cours Benhabiles TMS320.pdf
 
Réseaux logiques programmables.pdf
Réseaux logiques programmables.pdfRéseaux logiques programmables.pdf
Réseaux logiques programmables.pdf
 
Programmation En Langage Pl7 2
Programmation En Langage Pl7 2Programmation En Langage Pl7 2
Programmation En Langage Pl7 2
 
Assembleur
AssembleurAssembleur
Assembleur
 
API et Supervision industrielle
API et Supervision industrielle API et Supervision industrielle
API et Supervision industrielle
 
Cours pics16 f877
Cours pics16 f877Cours pics16 f877
Cours pics16 f877
 
Fpga handout
Fpga handoutFpga handout
Fpga handout
 
Présentation Arduino par Christian, F5HOD
Présentation Arduino par Christian, F5HODPrésentation Arduino par Christian, F5HOD
Présentation Arduino par Christian, F5HOD
 
architecture-des-ordinateurs.pdf
architecture-des-ordinateurs.pdfarchitecture-des-ordinateurs.pdf
architecture-des-ordinateurs.pdf
 
TP5_2020.pdf
TP5_2020.pdfTP5_2020.pdf
TP5_2020.pdf
 
Composants reconfigurables
Composants reconfigurablesComposants reconfigurables
Composants reconfigurables
 
Devoxx France 2023 - Les nouveautés de Java 19 et 20
Devoxx France 2023 - Les nouveautés de Java 19 et 20Devoxx France 2023 - Les nouveautés de Java 19 et 20
Devoxx France 2023 - Les nouveautés de Java 19 et 20
 
Java - Support etudiant - Tronc Commun Deuxième année ISIMA - 2018
Java - Support etudiant - Tronc Commun Deuxième année ISIMA - 2018Java - Support etudiant - Tronc Commun Deuxième année ISIMA - 2018
Java - Support etudiant - Tronc Commun Deuxième année ISIMA - 2018
 
Cours 1 Microprocesseurs.ppt
Cours 1 Microprocesseurs.pptCours 1 Microprocesseurs.ppt
Cours 1 Microprocesseurs.ppt
 
Généralités sur les microcontrôleurs et PicBasic
Généralités sur les microcontrôleurs et PicBasicGénéralités sur les microcontrôleurs et PicBasic
Généralités sur les microcontrôleurs et PicBasic
 
Generalites
GeneralitesGeneralites
Generalites
 

Ch6 pal fpla

  • 1. Les réseaux logiques programmables •Introduction •Principe des réseaux programmables •Types des réseaux programmables combinatoires : •PROM : Programmable Read-Only Memory •PAL : Programmable Array Logic •FPLA : Field Progmmable Array Logic •Les réseaux programmables séquentiels Chapitre 6
  • 2. 1. Introduction • Chaque fonction logique de n variables peut être mise sous la forme d’une somme de produits. • Pour réaliser une telle fonction on a besoin : – d’un ensemble d’opérateurs ET (portes AND)organisés sous forme d’une matrice pour réaliser les produits. – Un ensemble d’opérateurs OU (Porte OR) organisés sous forme d’une matrice pour réaliser la somme. CBACBACBAf ....),,( +=
  • 3. Schéma général pour réaliser une fonction logique Matrice ET Matrice OU E0 E1 . . En P1 P2 . . Pn F1 F2 . . Fn
  • 4. Exemple • Soit la fonction CBACBACBAf ....),,( += A B C AA  A AA A
  • 5. Représentation simplifiée • Soit la fonction CBACBACBAf ....),,( += F A B C
  • 6. 2. Principe des portes ET utilisées A B C Un fusible brulé ( sauté ) S=A.C Fusible intacte
  • 7. Une matrice ET non programmée Une matrice ET programmée Un fusible
  • 8. Exemple • Réaliser les fonctions suivantes A B C F1 F2 F3 CBf CBAf Af .3 ..2 1 = = =
  • 9. Principe des portes OU S=A + C A B C C’est le même principe que les portes ET.
  • 10. Exemple d’une matrice OU non programmée Exemple d’une matrice OU non programmée Exemple d’une matrice OU programmée
  • 11. Exemple • Réaliser les fonctions suivantes F1 F2 A B BABAf BABAf ..2 ..1 += +=
  • 12. 3. Définition des réseaux logiques programmables • Un réseau logique programmable (circuit logique programmable ) est un circuit qui peut être configurer par l’utilisateur pour avoir une ou plusieurs fonctions logiques. • Un circuit programmable est constitué d’un ensemble d’opérateurs ET et OU organisés sous forme de deux matrices. • La matrice des ET est un ensemble de portes AND qui permet de relier les différentes variables d’entrées . • La matrice des OU est un ensemble de portes OR qui permet de relier les différents termes AND. • Une matrice peut être programmable ( paramétrable ) ou figée ( préconfigurée ). • La programmation consiste a faire bruler (sauter) les fusibles des termes ( ou des variables ) qu’on veut pas utiliser  laisser les fusibles utiles .
  • 13. Remarques • La programmation se fait une seule fois : une fois les fusibles brulés on peut pas les réparer. • La programmation est réalisée grâce à un dispositif spécial .
  • 14. Schéma général d’un réseau logique programmable
  • 15. Classification des réseaux programmables • Selon le type des deux matrices on peut distinguer les trois types suivants : – Matrice ET figée et OU programmable  PROM (Programmable Read-Only Memory) – Matrice ET programmable et OU figée  PAL(Programmable Array Logic) – Matrice ET programmable et OU programmable  FPLA (Field ProgrammableArray Logic)
  • 16. 3.1 Les PROM F1 F2 F3 A B BA BA BA BA . . . . La matrice ET est figée : les produits sont déterminés La matrice des ET nous permet de générer toutes les combinaisons possibles La programmation consiste a choisir des termes et les relier par des OU. figée
  • 17. Les PROM : exemple F1 F2 F3 A B BABAf BABAf BABAf ..2 ..2 ..1 += += +=
  • 18. 3.2 Les PAL F1 F2 A B C La matrice OR est figée : chaque terme ou comporte un nombre déterminé de termes ET La matrice ET est programmable figée
  • 19. Les PAL : exemple F1 F2 A B C 0..),,(2 ...),,(1 += += cbacbaf cbabacbaf Ce terme donne un 0.
  • 20. • Exercice 1 : Réaliser les deux fonctions suivantes avec un PAL qui possède 3 variables d’entrées, et Deux termes OU avec chaque terme OU comporte 4 termes ET ? cbacbacbaf cacbacbacbaf ....),,( .....),,( += ++= • Exercice 2 : Réaliser un additionneur complet avec un PAL ?
  • 22. Solution Exercice 2 1111 −−−− +++= iiiiiiiiiiiii RBARBARBARBAR 1111 ........ −−−− +++= iiiiiiiiiiiii RBARBARBARBAS Si Ri Ai Bi Ri-1
  • 23. 3.3 Les FPLA Les deux matrices sont programmables, c'est le cas général des PROM et PAL
  • 24. Exemple Réaliser la fonction suivante en utilisant un FPLA CBACBACBACBAf ......),,( ++= A B C
  • 25. Exercice 1 : Réaliser un générateur de parité avec un FPLA rappel : f(a,b,c)=1 si (abc)2 continet un nombre impaire de 1 0 sinon Exercie 2: réaliser un multiplixeur 41 en utisant un FPLA ?
  • 26. Solution Exo 1 CBACBACBACBACBAf ........),,( +++= A B C f
  • 28. Exercice 3 • Réaliser le circuit suivant en utilisant un FPLA ? UAL A B S0 S1 F BAf BAf BAf BAf += = = ⊕= 4 .3 .2 1 S1 S0 Fonction 0 0 F1 0 1 F2 1 0 F3 1 1 F4
  • 29. 4. Les réseaux programmables sequentiels • Les PROM,PAL et les FPLA nous permet de réaliser uniquement des circuits combinatoire. • Il existe des réseaux programmable sequentiels : ces réseaux sont constitué d'une partie combinatoire et d'une partie sequentiels ( un ensemble de bascules en sortie). • C'est possible d'utiliser ces réseaux sequentils pour résaliser des registres, des compteurs,..............
  • 30. Exemple d'un PAL sequentiel D1 h Q Q D2 h Q Q Q1 Q0Q1 Q0
  • 31. Exemple : Réaliser un compteur modulo 8 synchrone en utilisant un FPLA séquentiel 0.1.20.1.20.1.20.1.22 0.10.11 00 QQQQQQQQQQQQD QQQQD QD +++= += = Q2 Q1 Q0 D2 D1 D0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 0 0
  • 32. D2 h Q D1 h Q D0 h Q 0Q 1Q 2Q Q2 Q1 Q0
  • 33. Exercice • Réaliser le registre définit par la table de fonctionnement suivante à laide d’un FPLA séquentiel ? Dg Dd h Q3 Q2 Q1 Q0 1 X Q2 Q1 Q0 SL Décalage gauche 0 1 SR Q3 Q2 Q1 Décalage droite 0 0 x Q3 Q2 Q1 Q0 État mémoire