Recommended
Recommended
More Related Content
What's hot
What's hot (20)
Similar to SETCON'18 - Aliaksander Stsepaniuk - Effective CPU
Similar to SETCON'18 - Aliaksander Stsepaniuk - Effective CPU (20)
More from Nadzeya Pus
More from Nadzeya Pus (7)
SETCON'18 - Aliaksander Stsepaniuk - Effective CPU
- 1. 1BREST Effective CPU APRIL 22, 2018
- 2. 2BREST Александр Степанюк Разработчик в компании EPAM С++ Performance Software Architecture .NET Cloud Safe Code Aliaksander Stsepaniuk EPAM Systems, Chief Software Engineer
- 3. 3BREST • Что такое CPU • Структура простого RISC-процессора • Конвейер CPU • Параллелизм на уровне инструкций • Изменение порядка исполнения инструкций • Ветвления ПЛАН
- 4. 4BREST • Просто • Полезно • Интересно Почему об этом вообще стоит сейчас задумываться?
- 6. 6BREST Что такое центральный процессор? Центральный процессор (CPU) — это электронная микросхема, получающая инструкции компьютерной программы и выполняющая базовые арифметические, логические, управляющие операции и операции ввода-вывода, указанные в инструкциях.
- 9. 9BREST Структура инструкции RISC 1. Загрузка инструкции — Instruction Fetching IF
- 10. 10BREST Структура инструкции RISC 1. Загрузка — Instruction Fetching (IF) 2. Декодирование инструкции — Instruction Decode IF ID
- 11. 11BREST Структура инструкции RISC 1. Загрузка — Instruction Fetching (IF) 2. Декодирование — Instruction Decode (ID) 3. Исполнение инструкции — Execute IF ID EX
- 12. 12BREST Структура инструкции RISC 1. Загрузка — Instruction Fetching (IF) 2. Декодирование — Instruction Decode (ID) 3. Исполнение — Execute (EX) 4. Доступ к памяти — Memory Access IF ID EX MEM
- 13. 13BREST Структура инструкции RISC 1. Загрузка — Instruction Fetching (IF) 2. Декодирование — Instruction Decode (ID) 3. Исполнение — Execute (EX) 4. Доступ к памяти — Memory Access (MEM) 5. Запись результата — Write Back IF ID EX MEM WB
- 14. 14BREST Структура процессора RISC IF ID EX MEM WB
- 15. 15BREST Структура процессора RISC IF ID EX MEM WBIF ID EX MEM WB IF ID MEM WBEX
- 16. 16BREST КОНВЕЙЕР
- 19. 19BREST График исполнения IF ID EX MEM WB Такт IF ID EX MEM WB IF ID EX MEM WB Инструкция 1 Инструкция 1 Инструкция 1
- 20. 20BREST График исполнения IF ID EX MEM WB Такт IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB Инструкция 1 Инструкция 1 Инструкция 1 Инструкция 1
- 21. 21BREST График исполнения IF ID EX MEM WB Такт IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB Инструкция 1 Инструкция 1 Инструкция 1 Инструкция 1 Инструкция 1
- 22. 22BREST График исполнения IF ID EX MEM WB Такт IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB Инструкция 1 Инструкция 1 Инструкция 1 Инструкция 1 Инструкция 2
- 24. 24BREST Конвейер
- 27. 27BREST Конвейер RISC IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB Инструкция 3 Инструкция 2 Инструкция 1 Такт
- 28. 28BREST Конвейер RISC IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB Инструкция 4 Инструкция 3 Инструкция 2 Инструкция 1 Такт
- 29. 29BREST Конвейер RISC IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB Инструкция 5 Инструкция 4 Инструкция 3 Инструкция 2 Инструкция 1 Такт
- 30. 30BREST Конвейер RISC IF ID EX MEM WB Инструкция 6 Такт Инструкция 5 Инструкция 4 Инструкция 3 Инструкция 2 IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB
- 31. 31BREST Важно Процессор работает в режиме конвейера.
- 32. 32BREST Важно Процессор работает в режиме конвейера. В любой такт работы процесcора он исполняет несколько инструкций, каждая из которых имеет свою стадию исполнения.
- 34. 34BREST Параллелизм на уровне инструкций 1. e = a + b 2. f = c + d 3. m = e * f
- 35. 35BREST Могут исполняться одновременно Параллелизм на уровне инструкций 1. e = a + b 2. f = c + d 3. m = e * f
- 36. 36BREST Требует, чтобы (1) и (2) были завершены Параллелизм на уровне инструкций Могут исполняться одновременно 1. e = a + b 2. f = c + d 3. m = e * f
- 37. 37BREST Параллелизм на уровне инструкций Как это работает?
- 38. 38BREST Параллелизм на уровне инструкций Instruction Decode Queue (56) Reorder Buffer (192) Unified Reservation Station (60) ALU ALU Load/ Store Load/ Store Store StoreALU ALU Float Vector Branch Float Vector Vector Branch Ядро Intel Haswell CISC
- 40. 40BREST Изменение порядка выполнения инструкций 1. e = a + b 2. f = c + d 3. m = e * f
- 41. 41BREST Изменение порядка выполнения инструкций 1. e = a + b 2. f = c + d 3. m = e * f (2) Может завершиться до того, как (1) начнётся
- 42. 42BREST Требует, чтобы (1) и (2) были завершены Изменение порядка выполнения инструкций 1. e = a + b 2. f = c + d 3. m = e * f (2) Может завершиться до того, как (1) начнётся
- 43. 43BREST Требует, чтобы (1) и (2) были завершены Изменение порядка выполнения инструкций 1. e = a + b 2. f = c + d 3. m = e * f Наличие зависимостей в данных мешает параллельному исполнению инструкций. (2) Может завершиться до того, как (1) начнётся
- 44. 44BREST Параллелизм на уровне инструкций на практике a++; a++; a++; a++; a++; b++; c++; d++;
- 45. 45BREST Параллелизм на уровне инструкций на практике // Последовательно: a++; a++; a++; a++; // Параллельно: a++; b++; c++; d++; Параллельный вариант выполняется в 5 раз быстрее, чем последовательный.
- 46. 46BREST Важно Благодаря параллелизму на уровне инструкций процессор может исполнять несколько инструкций одновременно.
- 47. 47BREST Важно Благодаря параллелизму на уровне инструкций процессор может исполнять несколько инструкций одновременно. Зависимости в данных предотвращают параллельное исполнение инструкций.
- 48. 48BREST Параллелизм на уровне инструкций Всё здорово в однопоточном режиме.
- 49. 49BREST Пример переупорядоченного выполнения инструкций a = 0 b = 0
- 50. 50BREST Пример переупорядоченного выполнения инструкций a = 0 b = 0 ThreadA { x = a b = 1 }
- 51. 51BREST Пример переупорядоченного выполнения инструкций a = 0 b = 0 ThreadA { x = a b = 1 } ThreadB { y = b a = 1 }
- 52. 52BREST Пример переупорядоченного выполнения инструкций a = 0 b = 0 ThreadA { x = a b = 1 } ThreadB { y = b a = 1 } x y Возможный результат
- 53. 53BREST Пример переупорядоченного выполнения инструкций a = 0 b = 0 ThreadA { x = a b = 1 } ThreadB { y = b a = 1 } x 0 y 0 Возможный результат
- 54. 54BREST Пример переупорядоченного выполнения инструкций a = 0 b = 0 ThreadA { x = a b = 1 } ThreadB { y = b a = 1 } x 0 0 1 y 0 1 0 Возможный результат
- 55. 55BREST Пример переупорядоченного выполнения инструкций a = 0 b = 0 ThreadA { x = a b = 1 } ThreadB { y = b a = 1 } x 0 0 1 1 y 0 1 0 1 Возможный результат
- 56. 56BREST Важно Процессор может изменять порядок выполнения инструкций так, чтобы не менялся их смысл в одном потоке.
- 57. 57BREST Важно Процессор может изменять порядок выполнения инструкций так, чтобы не менялся их смысл в одном потоке. Смысл многопоточного кода может изменяться.
- 59. 59BREST Ветвления if (a > b) x++; else x--;
- 60. 60BREST Ветвления if (a > b) x++; else x--; Какая ветка кода должна исполняться дальше?
- 61. 61BREST Ветвления while (i > 0) { DoSomething(); } Continue();
- 62. 62BREST Ветвления while (i > 0) { DoSomething(); } Continue(); Какой вызов функции должен попасть на конвейер?
- 63. 63BREST Спекулятивное исполнение Процессор пытается предсказать, какая ветка кода будет выполнена до того, как это станет известно доподлинно. Если предсказание ошибочно, процессор отменяет результаты выполнения неверно предсказанной ветки.
- 64. 64BREST Спекулятивное исполнение if (a > b) x++; else x--; while (i > 0) { DoSomething(); } Continue();
- 66. 66BREST Влияние ошибочных предсказаний long sum = 0; for (unsigned c = 0; c < arraySize; ++c) { if (data[c] >= 128) sum += data[c]; }
- 67. 67BREST Влияние ошибочных предсказаний std::sort(data, data + arraySize); long sum = 0; for (unsigned c = 0; c < arraySize; ++c) { if (data[c] >= 128) sum += data[c]; }
- 68. 68BREST Влияние ошибочных предсказаний std::sort(data, data + arraySize); long sum = 0; for (unsigned c = 0; c < arraySize; ++c) { if (data[c] >= 128) sum += data[c]; } Если массив предварительно отсортирован, цикл исполняется в 2-6 раз быстрее.
- 69. 69BREST Важно Современные процессоры имеют эффективные алгоритмы предсказания ветвлений. Частые ошибки в предсказаниях ветвлений могут существенно повлиять на производительность.
- 70. 70BREST СПАСИБО!
- 71. 71BREST КОНТАКТНАЯ ИНФОРМАЦИЯ Email: Aliaksander_Stsepaniuk@epam.com Skype: aliaksander.stsepaniuk