Successfully reported this slideshow.
We use your LinkedIn profile and activity data to personalize ads and to show you more relevant ads. You can change your ad preferences anytime.
INSTITUTO TECNOLÓGICO SUPERIOR DE TEZIUTLÁN
MATERIA:
ARQUITECTURA DE
COMPUTADORAS
ENERO - JUNIO 2017
MEMORIA RAM
MEMORIA PRINCIPAL DEL
SISTEMA
INTRODUCCIÓN
La Memoria RAM (Memoria de Acceso
Aleatorio) de una computadora, formalmente
llamada “Memoria Principal”, es ...
Las RAM almacenan datos y programas
provenientes en su mayoría del disco duro, y de
los dispositivos E/S en menor medida.
...
ORGANIZACIÓN INTERNA
C
O
D
I
F
I
C
A
D
O
R
D
E
F
I
L
A
S
CODIFICADOR DE COLUMNAS
Cualquier dispositivo de memoria puede se...
CÉLULA DE MEMORIA
C
O
D
I
F
I
C
A
D
O
R
D
E
F
I
L
A
S
CODIFICADOR DE COLUMNAS
En el bloque principal de memoria, el
elemen...
Cada célula soporta un bit de información. Los
bits se agrupan formando Palabras (Words) y
su longitud determina la Resolu...
Desde el punto de vista funcional, el bloque de memoria puede ser representado de la siguiente
manera:
MEMORIA
BUS DE DIRE...
Desde el punto de vista funcional, el bloque de memoria puede ser representado de la siguiente
manera:
MEMORIA
BUS DE DIRE...
Desde el punto de vista funcional, el bloque de memoria puede ser representado de la siguiente
manera:
MEMORIA
BUS DE DIRE...
ORGANIZACIÓN INTERNA
BUS DE DATOSBUS DE DIRECCIONES BUS DE CONTROL
ORGANIZACIÓN INTERNA
ORGANIZACIÓN INTERNA DE UNA RAM
MEMORIA PRINCIPAL DEL
SISTEMA
Una memoria tiene la capacidad de
almacenamiento de n bits, sin embargo,
para optimizar el uso de cada uno de sus
sectores...
Una memoria RAM en 2D tiene una
distribución sencilla de elementos: consta de
una matriz de células, donde las filas
almac...
Ejemplo de una Memoria 2D de 4 palabras de 4 bits
MEMORIA 4 X 4
No. de Palabras No. de bits por Palabra
ORGANIZACIÓN INTER...
ORGANIZACIÓN INTERNA EN 2D
RAM 4 X 4? BITS
ADDRESS BUS
Si se tiene una Memoria RAM 4X4, el total de bits de capacidad es d...
ORGANIZACIÓN INTERNA EN 2D
Definición de Parámetros de los Buses de Direcciones entre Procesador y Memoria RAM
base potenc...
ORGANIZACIÓN INTERNA EN 2D
Cuatro líneas nos permiten
referenciar 16 direcciones
diferentes.
1 2 3 4
5 6 7 8
9 10 11 12
13...
ORGANIZACIÓN INTERNA EN 2D
Definición de Parámetros de los Buses de Direcciones y Datos entre Procesador y Memoria RAM
El ...
ORGANIZACIÓN INTERNA EN 2D
Definición de Parámetros de los Buses de Direcciones y Datos entre Procesador y Memoria RAM
El ...
Ésta memoria tiene
palabras de 4 bits, por
tanto, los datos a leer y
escribir deben ser de 4 bits
de tamaño
RAM 4 X 4
ORGA...
ORGANIZACIÓN INTERNA EN 2D
Definición de Parámetros de los Buses de Direcciones y Datos entre Procesador y Memoria RAM
El ...
Una memoria en 3D contiene dos
decodificadores en coincidencia, los cuales
ubican en las líneas de dirección la ubicación
...
Ejemplo de una Memoria 3D de 4 palabras de 4 bits
ORGANIZACIÓN INTERNA EN 2D
PROCESO ELEMENTAL DE LECTURA DE DATOS
DE UNA RAM
MEMORIA PRINCIPAL DEL
SISTEMA
PROCESO ELEMENTAL DE ESCRITURA DE DATOS
DE UNA RAM
MEMORIA PRINCIPAL DEL
SISTEMA
RAM ESTÁTICA
MEMORIA PRINCIPAL DEL
SISTEMA
MEMORIA RAM ESTÁTICA (SRAM)
Cada celda utiliza 6 o más transistores FET o
MOSFET para almacenar un bit de información.
Mie...
RAM DINÁMICA
MEMORIA PRINCIPAL DEL
SISTEMA
MEMORIA RAM DINÁMICA (DRAM)
Cada celda contiene un transistor FET o MOSFET y un
capacitor acoplado. Cada dato se almacena ...
SECCIONES DE LA MEMORIA RAM
MEMORIA PRINCIPAL DEL
SISTEMA
ESTRUCTURA LÓGICA DE UNA RAM
La memoria principal se divide en diferentes secciones y
cada una almacena una determinada ca...
Abarca los primeros 640 KB de la memoria principal.
En ésta sección se almacenan todos los programas que
el usuario utiliz...
Abarca 384 KB de la memoria principal, a partir de la
frontera o barrera de los 640 KB de la memoria
convencional.
Ésta se...
Abarca una sección a partir de 1 MB hasta 16 MB de la
memoria principal.
Conforme los programas se volvieron más complejos...
Abarca toda la memoria restante a partir de la memoria
extendida.
Aquí se cargan los programas y los datos que no
pueden s...
ENCAPSULADOS O EMPAQUETADOS
MEMORIA PRINCIPAL DEL
SISTEMA
DIP
(Dual Inline Package)
SIP
(Single Inline Pin Package)
SIMM
(Single Inline Memory Module)
DIMM
(Dual Inline Memory Modu...
Encapsulado en un único chip con dos filas de
pines de conexión (16 a 20 pines).
Se encontraban en las primeras
computador...
Encapsulado cuyos pines están distribuidos en
una línea.
Primeras SRAM que integraron DIP’s en una
placa.
30 pines de cone...
Constan de una placa de circuito impreso sobre la que se montan varias DRAM en una sola cara.
Conexión mediante ranuras en...
ENCAPSULADOS O EMPAQUETADOS
MÓDULOS SIMM (Single Inline Memory Module)
Constan de una placa que contiene chips de memoria sobre ambos lados.
84 pines por cada cara, lo que suman 168 pines.
Es e...
ENCAPSULADOS O EMPAQUETADOS
MÓDULOS DIMM (Double Inline Memory Module)
ENCAPSULADOS O EMPAQUETADOS
MÓDULOS DIMM (Double Inline Memory Module)
DIMM CONVENCIONAL
FORMATO SODIMM
TECNOLOGÍA DE TRANSFERENCIA DE DATOS
DOBLE (DDR)
MEMORIA PRINCIPAL DEL
SISTEMA
TECNOLOGÍA DDR
(Double Data Rate/Transferencia de Datos Doble)
La Tecnología DDR, o transferencia de Datos Doble, es una i...
TECNOLOGÍA DDR
(Double Data Rate/Transferencia de Datos Doble)
Las memorias DDR (Double Data Rate / Doble
Transferencia de Datos) permiten el flujo de datos por
dos vías en forma simult...
MEMORIA RAM DDR-1 O DDR
TECNOLOGÍA DDR
(Double Data Rate/Transferencia de Datos Doble)
Memoria SDRAM Convencional Memoria ...
TECNOLOGÍA DDR
(Double Data Rate/Transferencia de Datos Doble)
TECNOLOGÍA DDR
(Double Data Rate/Transferencia de Datos Doble)
Las memorias DDR2 son la segunda generación de
la tecnología DDR.
Operan a un voltaje menor que sus predecesoras
(de 2.5 V...
MEMORIA RAM DDR-2
TECNOLOGÍA DDR
(Double Data Rate/Transferencia de Datos Doble)
Memoria SDRAM Convencional Memoria DDR2 R...
TECNOLOGÍA DDR
(Double Data Rate/Transferencia de Datos Doble)
TECNOLOGÍA DDR
(Double Data Rate/Transferencia de Datos Doble)
Las memorias DDR3 SDRAM son la tercera generación
de la tecnología DDR.
Operan a un voltaje ligeramente menor a DDR2 (de 1...
MEMORIA RAM DDR-3
TECNOLOGÍA DDR
(Double Data Rate/Transferencia de Datos Doble)
Memoria SDRAM Convencional Memoria DDR3 R...
TECNOLOGÍA DDR
(Double Data Rate/Transferencia de Datos Doble)
TECNOLOGÍA DDR
(Double Data Rate/Transferencia de Datos Doble)
PARÁMETROS PRINCIPALES
MEMORIA PRINCIPAL DEL
SISTEMA
PARÁMETROS PRINCIPALES
Frecuencia de Trabajo
Capacidad de
Almacenamiento
Ancho de Buses Latencias
Velocidad de
Transferenc...
Frecuencia de Trabajo
Nos indica el número de operaciones que puede
realizar por segundo. Se mide en Hz.
En las Memorias D...
Capacidad de Almacenamiento
Es el total de información que puede
almacenar los chips de memoria.
Entre más chips de memori...
Tamaño de Buses
Nos especifica el tamaño o formato de los datos
que se almacenan en la memoria RAM. El tamaño
del bus de D...
PARÁMETROS PRINCIPALES
• 40x8
• 512x16
• 4028x4
• 20x32
ORGANIZACIÓN DE
MEMORIA
CAPACIDAD BUS DE
DIRECCIONES
BUS DE
DATOS
...
Velocidad de Transferencia o Ancho de
Banda
Cantidad de información transferida en un
segundo. Se mide en MB/s.
V= frecuen...
8 BYTES
64 BYTES
256 BYTES
1024 BYTES
ORGANIZACIÓN DE
MEMORIA
FRECUENCIA DE
TRABAJO
200 MHz
670 MHz
300 MHz
800 MHz
PARÁME...
Latencias
Periodos de tiempo que utiliza la memoria para
realizar una operación determinada (Lectura o
Escritura).
Entre m...
Latencia de CAS (Column Address Strobe)
Latencia de Selección de Dirección de Columna
Latencia de mayor importancia en una...
PARÁMETROS PRINCIPALES
Latencia de CAS (Column Address Strobe)
Latencia de Selección de Dirección de Columna
CLx
Nomenclatura de Latencias CAS
Latencia de CAS No. Ciclos de Reloj
Cx
PARÁMETROS PRINCIPALES
Latencia de CAS No. Ciclos...
CL w-x-y-z
Nomenclatura de Latencias
Latencia de CAS
No. Ciclos de Reloj
PARÁMETROS PRINCIPALES
Comparación de Latencias
Frecuencia real DDR800 = 400MHz => T= 1/400Mhz = 2,5 ns
Tiempo en obtener dato= T x CL = 2,5nseg ...
Es el tiempo que tarda entre la activación de
la línea (RAS) y la columna (CAS) donde los
datos se almacenan en la memoria...
Precarga de RAS (tRP)
Precarga de Selección de Dirección de Fila
Después de que se recopilan los datos de la
memoria, se e...
Retardo de Activación a Precarga (tRAS)
Tiempo que transcurre después de que un
comando activo se emite, y otro comando de...
PARÁMETROS PRINCIPALES
PARÁMETROS PRINCIPALES
CL w-x-y-z
Nomenclatura de Latencias
Latencia de CAS
(CL)
(Ciclos de Reloj)
Latencia de RAS a CAS
(tRCD)
(Ciclos de Reloj)...
U2S2: Memoria Principal (RAM)
U2S2: Memoria Principal (RAM)
U2S2: Memoria Principal (RAM)
U2S2: Memoria Principal (RAM)
U2S2: Memoria Principal (RAM)
U2S2: Memoria Principal (RAM)
U2S2: Memoria Principal (RAM)
U2S2: Memoria Principal (RAM)
U2S2: Memoria Principal (RAM)
U2S2: Memoria Principal (RAM)
U2S2: Memoria Principal (RAM)
U2S2: Memoria Principal (RAM)
U2S2: Memoria Principal (RAM)
Upcoming SlideShare
Loading in …5
×

U2S2: Memoria Principal (RAM)

988 views

Published on

Instituto Tecnológico Superior de Teziutlán
Arquitectura de Computadoras

Published in: Engineering
  • Be the first to comment

  • Be the first to like this

U2S2: Memoria Principal (RAM)

  1. 1. INSTITUTO TECNOLÓGICO SUPERIOR DE TEZIUTLÁN MATERIA: ARQUITECTURA DE COMPUTADORAS ENERO - JUNIO 2017
  2. 2. MEMORIA RAM MEMORIA PRINCIPAL DEL SISTEMA
  3. 3. INTRODUCCIÓN La Memoria RAM (Memoria de Acceso Aleatorio) de una computadora, formalmente llamada “Memoria Principal”, es el componente de almacenamiento elemental de toda la información de una computadora. Todo dato o programa debe ser almacenado en ella antes de pasar a ser ejecutada o procesada por el CPU. Memoria RAM
  4. 4. Las RAM almacenan datos y programas provenientes en su mayoría del disco duro, y de los dispositivos E/S en menor medida. Los programas alojados en discos, cintas o cualquier otro almacenamiento externo, tienen que pasar a la memoria antes de su ejecución. Una vez alojados, también pueden ser editados, ensamblados y depurados (Filosofía de Arq. Von Neumann). Las RAM son memorias volátiles. INTRODUCCIÓN
  5. 5. ORGANIZACIÓN INTERNA C O D I F I C A D O R D E F I L A S CODIFICADOR DE COLUMNAS Cualquier dispositivo de memoria puede ser visto como un array de nxm dimensiones, o como un arreglo matricial de secciones o células de almacenamiento. En la memoria principal del sistema, el elemento básico de almacenamiento es el Flip Flop o Biestable.
  6. 6. CÉLULA DE MEMORIA C O D I F I C A D O R D E F I L A S CODIFICADOR DE COLUMNAS En el bloque principal de memoria, el elemento base es la Célula o Celda de Memoria. Fi Cj R/W Din Dout Fi y Cj se asignan por medio del bus de direcciones. R/W procede del bus de control Din/Dout es la terminal por donde un bit se escribe o se lee.
  7. 7. Cada célula soporta un bit de información. Los bits se agrupan formando Palabras (Words) y su longitud determina la Resolución de Memoria (Mínima Cantidad de Información Direccionable). Fi Cj R/W Din Dout Una célula conoce dos estados estables (o semi-estables) con capacidad para cambiar el estado actual (Escritura/Write) o determinar su valor actual (Lectura/Read). 1 bit CÉLULA DE MEMORIA
  8. 8. Desde el punto de vista funcional, el bloque de memoria puede ser representado de la siguiente manera: MEMORIA BUS DE DIRECCIONES BUS DE CONTROL BUS DE DATOS BUS DE DIRECCIONES Permite especificar la dirección o posición de memoria donde se desea leer o escribir un dato. La dirección de todos los sectores de la memoria se establece o se hace referencia en forma numérica, la cual es solicitada o colocada por el procesador. ORGANIZACIÓN INTERNA
  9. 9. Desde el punto de vista funcional, el bloque de memoria puede ser representado de la siguiente manera: MEMORIA BUS DE DIRECCIONES BUS DE CONTROL BUS DE DATOS BUS DE CONTROL Especifica las distintas operaciones a realizar en la memoria: CS (Chip Select): Señal que especifica el chip seleccionado. R/W (Read/Write Enable): Selección para habilitar la Lectura o Escritura de una celda de memoria. ORGANIZACIÓN INTERNA
  10. 10. Desde el punto de vista funcional, el bloque de memoria puede ser representado de la siguiente manera: MEMORIA BUS DE DIRECCIONES BUS DE CONTROL BUS DE DATOS BUS DE DATOS A través de éstos terminales se aplica el dato a almacenar en memoria en el caso de requerir Escritura o tomar el dato o una instrucción en el caso de Lectura ORGANIZACIÓN INTERNA
  11. 11. ORGANIZACIÓN INTERNA BUS DE DATOSBUS DE DIRECCIONES BUS DE CONTROL
  12. 12. ORGANIZACIÓN INTERNA
  13. 13. ORGANIZACIÓN INTERNA DE UNA RAM MEMORIA PRINCIPAL DEL SISTEMA
  14. 14. Una memoria tiene la capacidad de almacenamiento de n bits, sin embargo, para optimizar el uso de cada uno de sus sectores o celdas de memoria, la RAM tiene un tamaño de almacenamiento de datos mínimo, denominado Tamaño de Palabra o Word. Tamaño de Palabra de una Memoria RAM ORGANIZACIÓN INTERNA
  15. 15. Una memoria RAM en 2D tiene una distribución sencilla de elementos: consta de una matriz de células, donde las filas almacenan una cantidad n de palabras, y las columnas almacenan los m bits de cada palabra. Bloques Funcionales Para hacer referencia a una palabra, la selección se hace con un decodificador, que toma la configuración específica de cada bit. Organización en 2D ORGANIZACIÓN INTERNA
  16. 16. Ejemplo de una Memoria 2D de 4 palabras de 4 bits MEMORIA 4 X 4 No. de Palabras No. de bits por Palabra ORGANIZACIÓN INTERNA EN 2D
  17. 17. ORGANIZACIÓN INTERNA EN 2D RAM 4 X 4? BITS ADDRESS BUS Si se tiene una Memoria RAM 4X4, el total de bits de capacidad es de 16 bits, entonces, hay que determinar el total de líneas necesarias para referenciarlos o direccionarlos. Definición de Parámetros de los Buses de Direcciones y Datos entre Procesador y Memoria RAM ? BITS DATA BUS
  18. 18. ORGANIZACIÓN INTERNA EN 2D Definición de Parámetros de los Buses de Direcciones entre Procesador y Memoria RAM base potencia bits 2 1 2 2 2 4 2 3 8 2 4 16 2 5 32 2 6 64 2 7 128 2 8 256
  19. 19. ORGANIZACIÓN INTERNA EN 2D Cuatro líneas nos permiten referenciar 16 direcciones diferentes. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
  20. 20. ORGANIZACIÓN INTERNA EN 2D Definición de Parámetros de los Buses de Direcciones y Datos entre Procesador y Memoria RAM El Bus de Direcciones de éste procesador requiere un bus de direcciones de 4 bits para direccionar los 16 bits de capacidad de la memoria RAM. RAM 4 X 44 BITS ADDRESS BUS ? BITS DATA BUS
  21. 21. ORGANIZACIÓN INTERNA EN 2D Definición de Parámetros de los Buses de Direcciones y Datos entre Procesador y Memoria RAM El Bus de Datos está directamente ligado con el tamaño de palabra de la memoria RAM. RAM 4 X 44 BITS ADDRESS BUS ? BITS DATA BUS
  22. 22. Ésta memoria tiene palabras de 4 bits, por tanto, los datos a leer y escribir deben ser de 4 bits de tamaño RAM 4 X 4 ORGANIZACIÓN INTERNA EN 2D
  23. 23. ORGANIZACIÓN INTERNA EN 2D Definición de Parámetros de los Buses de Direcciones y Datos entre Procesador y Memoria RAM El Bus de Datos del procesador debe tener un tamaño de 4 bits RAM 4 X 44 BITS ADDRESS BUS 4 BITS DATA BUS
  24. 24. Una memoria en 3D contiene dos decodificadores en coincidencia, los cuales ubican en las líneas de dirección la ubicación de un bit en específico dado los valores de fila y columna. También se le denomina Organización por bit. La configuración en 3D requiere de varias matrices de células de almacenamiento, tantas como bits por palabra deba tener una palabra almacenada. Organización en 3D ORGANIZACIÓN INTERNA Bloques Funcionales
  25. 25. Ejemplo de una Memoria 3D de 4 palabras de 4 bits ORGANIZACIÓN INTERNA EN 2D
  26. 26. PROCESO ELEMENTAL DE LECTURA DE DATOS DE UNA RAM MEMORIA PRINCIPAL DEL SISTEMA
  27. 27. PROCESO ELEMENTAL DE ESCRITURA DE DATOS DE UNA RAM MEMORIA PRINCIPAL DEL SISTEMA
  28. 28. RAM ESTÁTICA MEMORIA PRINCIPAL DEL SISTEMA
  29. 29. MEMORIA RAM ESTÁTICA (SRAM) Cada celda utiliza 6 o más transistores FET o MOSFET para almacenar un bit de información. Mientras los transistores estén alimentados mantienen la información indefinidamente, es decir, no requieren de Refresh constante. Su velocidad es rápida, pero al requerir de varios MOSFET por célula, es menos densa y más cara. Por sus características, se utilizan principalmente como memorias caché. RAM ESTÁTICA
  30. 30. RAM DINÁMICA MEMORIA PRINCIPAL DEL SISTEMA
  31. 31. MEMORIA RAM DINÁMICA (DRAM) Cada celda contiene un transistor FET o MOSFET y un capacitor acoplado. Cada dato se almacena como carga. Para mantener la información se requiere de Refresh constante, dado que la carga se consume con el transcurrir del tiempo. Su velocidad es lenta a comparación de una SRAM, pero al requerir de un MOSFET por célula, permite mayor densidad y menor costo. Por sus características, se utilizan como memoria principal. RAM DINÁMICA
  32. 32. SECCIONES DE LA MEMORIA RAM MEMORIA PRINCIPAL DEL SISTEMA
  33. 33. ESTRUCTURA LÓGICA DE UNA RAM La memoria principal se divide en diferentes secciones y cada una almacena una determinada cantidad de información. Si bien en las computadoras actuales la división entre ellas ya no es relevante, dichos bloques aún se conservan. La división surge por la compatibilidad entre los equipos de IBM PC con MS-DOS , los procesadores Intel 8086 y 8088 y los programas o aplicaciones DOS. Diagrama de bloques lógicos de una RAM
  34. 34. Abarca los primeros 640 KB de la memoria principal. En ésta sección se almacenan todos los programas que el usuario utiliza. Anteriormente las aplicaciones en modo real sólo podían direccionar hasta un máximo de 640 KB de memoria en ésta sección, debido a que los procesadores 8086 contenían sólo 20 líneas de direccionamiento. La IBM PC, para liberar tanta memoria convencional como fuese posible, reservó 384 KB para las configuraciones de sistema en la UMA. MEMORIA CONVENCIONAL O MEMORIA BASE Diagrama de bloques lógicos de una RAM ESTRUCTURA LÓGICA DE UNA RAM
  35. 35. Abarca 384 KB de la memoria principal, a partir de la frontera o barrera de los 640 KB de la memoria convencional. Ésta sección es la región más alta de la memoria principal, y almacena datos provenientes de la BIOS, configuraciones de HW del sistema. Dentro de la UMA existen bloques de memoria denominados Bloques de Memoria Superior (UMB) que permiten ejecutar controladores y programas residentes en memoria. ÁREA DE MEMORIA SUPERIOR (UMA) O MEMORIA RESERVADA Diagrama de bloques lógicos de una RAM ESTRUCTURA LÓGICA DE UNA RAM
  36. 36. Abarca una sección a partir de 1 MB hasta 16 MB de la memoria principal. Conforme los programas se volvieron más complejos y requerían de mayor direccionamiento, el espacio de la memoria convencional no era suficiente y MS-DOS no podía acceder directamente. El microprocesador, para acceder a dicha sección, debe entrar en Modo Protegido (p-Mode), el cual permite la multitarea y la estabilidad del sistema: • Protección de Memoria • Soporte de HW para Memoria Virtual • Conmutación de Tareas MEMORIA EXTENDIDA Diagrama de bloques lógicos de una RAM ESTRUCTURA LÓGICA DE UNA RAM
  37. 37. Abarca toda la memoria restante a partir de la memoria extendida. Aquí se cargan los programas y los datos que no pueden ser ubicados en la memoria convencional MEMORIA EXPANDIDA Diagrama de bloques lógicos de una RAM ESTRUCTURA LÓGICA DE UNA RAM
  38. 38. ENCAPSULADOS O EMPAQUETADOS MEMORIA PRINCIPAL DEL SISTEMA
  39. 39. DIP (Dual Inline Package) SIP (Single Inline Pin Package) SIMM (Single Inline Memory Module) DIMM (Dual Inline Memory Module) SO-DIMM (Small Outline DIMM) ENCAPSULADOS O EMPAQUETADOS
  40. 40. Encapsulado en un único chip con dos filas de pines de conexión (16 a 20 pines). Se encontraban en las primeras computadoras. Ubicados en la Tarjeta Madre (Mem. Externa) DIP (Dual Inline Package) ENCAPSULADOS O EMPAQUETADOS
  41. 41. Encapsulado cuyos pines están distribuidos en una línea. Primeras SRAM que integraron DIP’s en una placa. 30 pines de conexión soldadas a la Tarjeta Madre. SIP (Single Inline Package) ENCAPSULADOS O EMPAQUETADOS
  42. 42. Constan de una placa de circuito impreso sobre la que se montan varias DRAM en una sola cara. Conexión mediante ranuras en la Tarjeta Madre. 30 o 72 pines. SIMM de 30 pines: 256 kB / 16 MB SIMM de 72 pines: 1MB / 64 MB MÓDULOS SIMM (Single Inline Memory Module) ENCAPSULADOS O EMPAQUETADOS
  43. 43. ENCAPSULADOS O EMPAQUETADOS MÓDULOS SIMM (Single Inline Memory Module)
  44. 44. Constan de una placa que contiene chips de memoria sobre ambos lados. 84 pines por cada cara, lo que suman 168 pines. Es el modelo que aún se utiliza en las RAM actuales. Permitían el manejo de 32 y 64 bits, y pocos modelos con capacidad para 72 bits. Los módulos DIMM tienen muescas entre las líneas de los pines para indicar el orden correcto de conexión. MÓDULOS DIMM (Double Inline Memory Module) ENCAPSULADOS O EMPAQUETADOS
  45. 45. ENCAPSULADOS O EMPAQUETADOS MÓDULOS DIMM (Double Inline Memory Module)
  46. 46. ENCAPSULADOS O EMPAQUETADOS MÓDULOS DIMM (Double Inline Memory Module) DIMM CONVENCIONAL FORMATO SODIMM
  47. 47. TECNOLOGÍA DE TRANSFERENCIA DE DATOS DOBLE (DDR) MEMORIA PRINCIPAL DEL SISTEMA
  48. 48. TECNOLOGÍA DDR (Double Data Rate/Transferencia de Datos Doble) La Tecnología DDR, o transferencia de Datos Doble, es una innovación en las Memorias RAM que permite aprovechar ambos flancos de la frecuencia de trabajo de la memoria. TECNOLOGÍA DDR
  49. 49. TECNOLOGÍA DDR (Double Data Rate/Transferencia de Datos Doble)
  50. 50. Las memorias DDR (Double Data Rate / Doble Transferencia de Datos) permiten el flujo de datos por dos vías en forma simultánea por cada ciclo de reloj. Conservan la estructura del formato DIMM, sólo que con más conectores (184 pines). Tienen capacidad que va desde los 512 MB hasta 1 GB. Operan a frecuencias de trabajo desde 100 MHz hasta 400 MHz. MEMORIA RAM DDR-1 O DDR TECNOLOGÍA DDR (Double Data Rate/Transferencia de Datos Doble)
  51. 51. MEMORIA RAM DDR-1 O DDR TECNOLOGÍA DDR (Double Data Rate/Transferencia de Datos Doble) Memoria SDRAM Convencional Memoria DDR RAM
  52. 52. TECNOLOGÍA DDR (Double Data Rate/Transferencia de Datos Doble)
  53. 53. TECNOLOGÍA DDR (Double Data Rate/Transferencia de Datos Doble)
  54. 54. Las memorias DDR2 son la segunda generación de la tecnología DDR. Operan a un voltaje menor que sus predecesoras (de 2.5 V en DDR1 a 1.8 V en DDR2) y un mayor número de contactos (240 pines) Tienen capacidad desde 1 GB hasta un máximo de 2 GB de almacenamiento. Operan a frecuencias de trabajo desde 600 hasta 800 MHz. MEMORIA RAM DDR-2 TECNOLOGÍA DDR (Double Data Rate/Transferencia de Datos Doble)
  55. 55. MEMORIA RAM DDR-2 TECNOLOGÍA DDR (Double Data Rate/Transferencia de Datos Doble) Memoria SDRAM Convencional Memoria DDR2 RAM 264 MBps
  56. 56. TECNOLOGÍA DDR (Double Data Rate/Transferencia de Datos Doble)
  57. 57. TECNOLOGÍA DDR (Double Data Rate/Transferencia de Datos Doble)
  58. 58. Las memorias DDR3 SDRAM son la tercera generación de la tecnología DDR. Operan a un voltaje ligeramente menor a DDR2 (de 1.8 V a 1.5 V) y el mismo número de contactos (240 pines) Tienen capacidad desde 1 GB hasta un máximo de 16 GB de almacenamiento. Operan a frecuencias de trabajo desde 800 hasta 2600 MHz. MEMORIA RAM DDR3 TECNOLOGÍA DDR (Double Data Rate/Transferencia de Datos Doble)
  59. 59. MEMORIA RAM DDR-3 TECNOLOGÍA DDR (Double Data Rate/Transferencia de Datos Doble) Memoria SDRAM Convencional Memoria DDR3 RAM 528 MBps
  60. 60. TECNOLOGÍA DDR (Double Data Rate/Transferencia de Datos Doble)
  61. 61. TECNOLOGÍA DDR (Double Data Rate/Transferencia de Datos Doble)
  62. 62. PARÁMETROS PRINCIPALES MEMORIA PRINCIPAL DEL SISTEMA
  63. 63. PARÁMETROS PRINCIPALES Frecuencia de Trabajo Capacidad de Almacenamiento Ancho de Buses Latencias Velocidad de Transferencia
  64. 64. Frecuencia de Trabajo Nos indica el número de operaciones que puede realizar por segundo. Se mide en Hz. En las Memorias DDR, la frecuencia impresa o indicada por el fabricante se denomina “Frecuencia Virtual”; La “Frecuencia Real” de una Memoria RAM DDR es la mitad de la frecuencia Virtual. PARÁMETROS PRINCIPALES
  65. 65. Capacidad de Almacenamiento Es el total de información que puede almacenar los chips de memoria. Entre más chips de memoria existan, mayor es la capacidad de la memoria para almacenar información. El almacenamiento se mide en Bytes. PARÁMETROS PRINCIPALES
  66. 66. Tamaño de Buses Nos especifica el tamaño o formato de los datos que se almacenan en la memoria RAM. El tamaño del bus de Datos está en función del tamaño de palabra de la memoria (Actualmente: 64 bits = 8 Bytes) y el de direcciones está en función de la capacidad de almacenamiento. PARÁMETROS PRINCIPALES
  67. 67. PARÁMETROS PRINCIPALES • 40x8 • 512x16 • 4028x4 • 20x32 ORGANIZACIÓN DE MEMORIA CAPACIDAD BUS DE DIRECCIONES BUS DE DATOS 320 BITS 8192 BITS 16,112 BITS 640 BITS 9 BITS 13 BITS 14 BITS 10 BITS 8 BITS 16 BITS 4 BITS 32 BITS
  68. 68. Velocidad de Transferencia o Ancho de Banda Cantidad de información transferida en un segundo. Se mide en MB/s. V= frecuencia (MHz) x Ancho del bus de datos (bytes) Para las memorias con tecnología DDR, el resultado de la tasa de transferencia se multiplica por 2: V= frecuencia (MHz) x Ancho del bus de datos (bytes) x 2 PARÁMETROS PRINCIPALES
  69. 69. 8 BYTES 64 BYTES 256 BYTES 1024 BYTES ORGANIZACIÓN DE MEMORIA FRECUENCIA DE TRABAJO 200 MHz 670 MHz 300 MHz 800 MHz PARÁMETROS PRINCIPALES VEL. DE TRANSFERENCIA (CONVENCIONAL) VEL. DE TRANSFERENCIA (CON DDR) 1600 MBps 42.8 GBps 76.8 GBps 819.2 GBps 3200 MBps 85.76 GBps 153.6 GBps 1638.4 GBps
  70. 70. Latencias Periodos de tiempo que utiliza la memoria para realizar una operación determinada (Lectura o Escritura). Entre más cortas sean las latencias, teóricamente la respuesta de la memoria será más rápida. PARÁMETROS PRINCIPALES
  71. 71. Latencia de CAS (Column Address Strobe) Latencia de Selección de Dirección de Columna Latencia de mayor importancia en una Memoria. Básicamente es el tiempo de espera o de retraso que le toma a la Memoria acceder a un dato en una celda y realizar la transferencia. Se mide en ciclos de reloj. PARÁMETROS PRINCIPALES
  72. 72. PARÁMETROS PRINCIPALES Latencia de CAS (Column Address Strobe) Latencia de Selección de Dirección de Columna
  73. 73. CLx Nomenclatura de Latencias CAS Latencia de CAS No. Ciclos de Reloj Cx PARÁMETROS PRINCIPALES Latencia de CAS No. Ciclos de Reloj
  74. 74. CL w-x-y-z Nomenclatura de Latencias Latencia de CAS No. Ciclos de Reloj PARÁMETROS PRINCIPALES
  75. 75. Comparación de Latencias Frecuencia real DDR800 = 400MHz => T= 1/400Mhz = 2,5 ns Tiempo en obtener dato= T x CL = 2,5nseg x 5 = 12,5 ns PARÁMETROS PRINCIPALES Frecuencia real DDR3-1333 = 666,5MHz => T= 1/666,5Mhz=1,5nseg Tiempo en obtener el dato= T x CL = 1,5nseg x 7 = 10,5nseg EJ: DDR-800 CL 5 vs DDR3-1333 CL7
  76. 76. Es el tiempo que tarda entre la activación de la línea (RAS) y la columna (CAS) donde los datos se almacenan en la memoria. Cuanto menos tiempo haya entre estas dos señales los datos se leen más rápido. PARÁMETROS PRINCIPALES Latencia de RAS a CAS (tRCD) Latencia de Selección de Dirección de Fila a Selección de Dirección de Columna
  77. 77. Precarga de RAS (tRP) Precarga de Selección de Dirección de Fila Después de que se recopilan los datos de la memoria, se emite un comando llamado precarga: que cierra la fila de la memoria que estaba siendo utilizada permitiendo así activar una nueva fila. El tRP es el tiempo que tarda entre el comando de precarga y la emisión del próximo comando activo. PARÁMETROS PRINCIPALES
  78. 78. Retardo de Activación a Precarga (tRAS) Tiempo que transcurre después de que un comando activo se emite, y otro comando de precarga no puede ser emitido hasta que haya transcurrido el tRAS. Por lo tanto, este parámetro "dice" a la memoria cuando se puede empezar a leer (o a escribir) en una fila diferente. PARÁMETROS PRINCIPALES
  79. 79. PARÁMETROS PRINCIPALES
  80. 80. PARÁMETROS PRINCIPALES
  81. 81. CL w-x-y-z Nomenclatura de Latencias Latencia de CAS (CL) (Ciclos de Reloj) Latencia de RAS a CAS (tRCD) (Ciclos de Reloj) Precarga de RAS (tRP) (Ciclos de Reloj) Retardo de Activación a Precarga (tRAS) (Ciclos de Reloj) PARÁMETROS PRINCIPALES

×