Successfully reported this slideshow.
We use your LinkedIn profile and activity data to personalize ads and to show you more relevant ads. You can change your ad preferences anytime.

射頻電子實驗手冊 - [實驗8] 低雜訊放大器模擬

4,033 views

Published on

https://www.facebook.com/eeRhapsody
低雜訊放大器模擬

Published in: Engineering
  • Follow the link, new dating source: ❶❶❶ http://bit.ly/39pMlLF ❶❶❶
       Reply 
    Are you sure you want to  Yes  No
    Your message goes here
  • Dating for everyone is here: ❶❶❶ http://bit.ly/39pMlLF ❶❶❶
       Reply 
    Are you sure you want to  Yes  No
    Your message goes here

射頻電子實驗手冊 - [實驗8] 低雜訊放大器模擬

  1. 1. 電子工程系暨電腦與通訊研究所電子工程系暨電腦與通訊研究所電子工程系暨電腦與通訊研究所電子工程系暨電腦與通訊研究所 射頻電路與系統整合實驗室射頻電路與系統整合實驗室射頻電路與系統整合實驗室射頻電路與系統整合實驗室 低雜訊低雜訊低雜訊低雜訊放大器模擬放大器模擬放大器模擬放大器模擬 中華民國一零二年中華民國一零二年中華民國一零二年中華民國一零二年六六六六月月月月
  2. 2. 1 實驗實驗實驗實驗八八八八 低雜訊低雜訊低雜訊低雜訊放大器設計放大器設計放大器設計放大器設計 8.1 實驗目的實驗目的實驗目的實驗目的 本實驗以德國英飛凌(Infineon)公司所生產的 BFP640ESD 電晶體作為範例。首先 使用實驗七所學到的 ADS 自動化偏壓設計工具來完成 I-V 曲線模擬和偏壓網路設計。 完成偏壓網路後需要立刻檢查電晶體穩定性並使電晶體達到全頻段穩定,隨後再引導 同學於 Smith Chart 中觀察「固定雜訊圓」和「固定可資用功率增益圓」,了解如何在 雜訊效能與功率增益兩個性能參數間取捨以完成低雜訊放大器(LNA)匹配電路設計。 8.2 偏壓設計偏壓設計偏壓設計偏壓設計與雜訊指數模擬與雜訊指數模擬與雜訊指數模擬與雜訊指數模擬 (1) 模擬實驗七已經教過使用 ADS 的全自動化偏壓設計工具,這裡就不多再說明。LNA 的直流偏壓設計,可以參考 Data sheet 中的 minimum noise figure 偏壓點做設計。 Data sheet 說明了此電晶體於 2.4 GHz 且偏壓在 3 V 6 mACE CV I= =、 時有最低的雜 訊指數 minNF 0.7dB= 。 圖 8.1 最低雜訊偏壓選擇 (2) 利用偏壓設計工具完成偏壓電路後,從 S_param 模板拉出 Options 元件以設定電路 模擬的溫度,不同的溫度下電路會有不同的雜訊指數。這裡我們將常溫(Thom)設為 25 度、標準定義溫度(Temp)設為 16.85 度。此外,請將 S-parameter 模擬器的 CalcNoise 選項打勾,讓模擬器可以進行雜訊指數的模擬。
  3. 3. 2 圖 8.2 雜訊模擬設定 (3) 重新跑一次 DC 模擬來確認偏壓點是否在原先的偏壓點 3 V/ 6 mACE CV I= = 以及模擬 電晶體在此偏壓下的 S 參數與 minNF (最低雜訊指數)。在開啟 CalcNoise 選項後,ADS 會自動幫你計算出 minNF 。 圖 8.3 檢查偏壓並模擬雜訊指數 8.3 檢視電晶體穩定性檢視電晶體穩定性檢視電晶體穩定性檢視電晶體穩定性 8.3.1 觀察全頻段μ因子 現在將電路另存新檔為 BFP640_stb.dsn,如圖 8.4 使用實驗七所教的μ因子元件 來判斷電路的穩定性。
  4. 4. 3 圖 8.4 檢查電晶體於 60 GHz 以內的穩定性 圖 8.5 加入穩定電路使 BFP640 達到全頻段穩定 8.3.2 加入穩定電路讓電晶體達到全頻段穩定 現在我們要加入穩定電路並且將理想的 RF Choke 與 DC Block 換成有限值。請如 圖 8.5 所示,為電晶體加入回授穩定電路和輸出並聯穩定網路,同時將理想 Choke 換 成 18 nH 的電感、理想 Block 換成 27 pF 的有限電容。重新跑一次模擬,可以發現在 60 GHz 以內μ因子都大於 1,雖然 21S 下降了 1.8 dB 但是 minNF 只上升 0.3 dB 並且可以 達到全頻帶的穩定。在加入穩定電路時,同時要觀察 minNF 的變化,很有可能加入一個 電阻就會造成 minNF 大幅的上升。
  5. 5. 4 8.4 最低雜訊匹配電路設計最低雜訊匹配電路設計最低雜訊匹配電路設計最低雜訊匹配電路設計 LNA 匹配網路的目標即達到「最低雜訊指數匹配」(與實驗七的最大增益匹配不 同)。輸入端要將阻抗匹配到最低雜訊點,而輸出則是做對應的共軛匹配即可。此種匹 配需要一些 ADS 量測工具和公式來求得,許多公式只需要大概了解其中的意思即可。 8.4.1 找出電晶體在 2.45 GHz 下最低雜訊點的輸入匹配阻抗 如圖 8.6 拉出 Zopt 元件,可以幫我們算出在 2.45 GHz 時最低雜訊點的輸入匹配 網路阻抗而元件中的 Sopt 為此時的反射係數。也可以在模擬完後,在模擬視窗中選擇 Equation 後打上 Zopt=zopt(Sopt,Z0)及 Z0=50,即可得到 Zopt。注意讀出 Equation 中的 值必須在 Plot Traces &Attributes 視窗中選擇 Equations 選項才能讀出。 圖 8.6 最低雜訊點的輸入匹配阻抗 8.4.2 利用 ADS 內建函數求得輸出匹配阻抗 如圖 8.7 利用 Equation 中的函數求得對應的共軛輸出網路阻抗(即 Zload_wSopt)。 圖 8.7 最低雜訊點的輸出匹配阻抗
  6. 6. 5 8.4.3 設計輸入與輸出匹配網路 現在你可以將函數計算完的數據用 list 顯示出來。輸入匹配網路阻抗(即 Zopt)為 ( )48.286 19.724 45.453 16.296j∠ ° = + Ω,代表我們要將輸入端的阻抗 50 透過匹配網路拉 到( )45.453 16.296j+ Ω;輸出匹配網路阻抗(即圖 8.7 中的 Zload_wSopt,已與 outΓ 成共軛) 為 ( )40.295 29.406 35.104 19.785j∠ ° = + Ω,代表我們要將輸出端的負載阻抗 50 透過匹 配網路拉到( )35.104 19.785j+ Ω。得知欲匹配的阻抗後,就可以利用模擬實習六的阻抗 匹配方法來完成匹配電路設計,圖 8.8 為其中一種匹配後的範例,LNA 的雜訊指數為 0.973 dB 而增益為 15.113 dB。 圖 8.8 同時擺上輸入與輸出匹配網路並檢查雜訊指數和增益 8.5 雜訊雜訊雜訊雜訊指數指數指數指數和增益和增益和增益和增益取捨取捨取捨取捨考量的設計考量的設計考量的設計考量的設計 在最理想的情況下,我們會希望低雜訊放大器的雜訊越低越好,同時增益也越高 越好。但實際上,雜訊性能與功率增益之間往往存在有取捨關係;也就是將雜訊指數 設計到很低時,放大器增益卻不夠高;又或者放大器增益要設計到很高時,雜訊指數 卻變得不夠低的情形。在完全沒有學理支撐的情況下,我們可能會掉入低雜訊與高增 益取捨的設計迴圈之中。在第 8.4 節中,所們學到了如何找出最低雜訊的輸入阻抗點, 但這樣的設計方式僅限於「單點阻抗」有效,因為並不知道當輸入阻抗發生變動時, 到底雜訊指數與功率增益會產生甚麼樣的變化,只能一直做 trail-and-error,每換一次 阻抗就跑一次模擬來觀察結果。所幸,我們在課堂中學到「固定雜訊圓」和「固定可 資用功率增益圓」觀念,可以協助我們很快地瞭解輸入阻抗發生變動時,放大器雜訊 指數和功率增益會發生甚麼樣的變化,因此可幫助我們很快地選擇正確的匹配阻抗。
  7. 7. 6 圖 8.9 選擇頻率的滑桿 8.5.1 產生頻率選擇拉桿 現在,請退回到圖請退回到圖請退回到圖請退回到圖 8.5,電晶體剛剛完成偏壓與穩定性但還未作阻抗匹配的情況。 執行模擬後,於 Data display 中鍵入圖 8.9 中的式子,這是要抓出模擬器的掃描頻率變 數的意思。接著拉出 Rectangular plot 並在 Advanced 中編寫如圖中式子,之後放入一 個 maker 並命名為 fm1,將 fm1 拉至本設計的目標頻率 2.45 GHz。此步驟用意在於產 生一個頻率拉桿,除了可以觀察在 fm1 頻率時該頻率的各種模擬結果,當我們希望觀 察放大器在 2.46 GHz 的性能參數時只需要拉動這個滑桿就可以變換到其他頻率作觀 察了。如果有不清楚的函數用法可以點選 Function Help 查詢。 8.5.2 在 Smith Chart 中標出 3001 個阻抗點 如圖 8.10 所示,編寫 rhos 公式以在 Smith Cart 產生 3001 個離散的阻抗點。 圖 8.10 在 Smith Chart 產生離散的點
  8. 8. 7 8.5.3 產生固定雜訊圓和固定可資用功率增益圓 如圖 8.11 公式,完成後在上一步驟的 Smith Chart 中加入 Noise_circleMin(最低雜 訊圓[縮成一縮成一縮成一縮成一點點點點,,,,粉紅色粉紅色粉紅色粉紅色點點點點])、Noise_circles(固定雜訊圓)、GAcircleMax(最大可資用功 率增益圓[縮成一縮成一縮成一縮成一點點點點,,,,綠色綠色綠色綠色點點點點])、GAcircles(固定可資用功率增益圓)。可以發現固定雜 訊圓(灰圓)越外圈雜訊指數越高,可資用功率增益圓(紅圓)則是越外圈增益越低。假如 我們今天輸入匹配到最低雜訊粉紅色粉紅色粉紅色粉紅色點時,該條件下的增益若不夠(可能沒達到設計目 標規格的要求),我們就可以將匹配點稍微往綠色點方向移動來提升增益,不過因為匹 配點已經偏離粉紅色點了,所以雜訊指數會稍微升高。這就是所謂的以犧牲雜訊性能 來換取增益的設計方法。你可以在 Smith Chart 擺上一個 marker 並命名為 GammaS, 這個 maker 可以擺放在 Smith Chart 上的任意位置來代表任意的源阻抗,下一個小節我 們可以透過一些公式來幫助我們計算出任意的 GammaS 下,低雜訊放大器的性能。 圖 8.11 繪製固定雜訊圓和固定可資用功率增益圓
  9. 9. 8 8.5.4 調整輸入雜訊匹配換取增益(非最低雜訊匹配) 鍵入如圖 8.12 公式,完成後用 list 讀出數需要的數值。同時,你可以試著移動 GammaS 的 marker 調整輸入匹配網路的反射係數,觀察在不同 GammaS 下低雜訊放大 器的雜訊指數與功率增益的變化(將 GammaS 分別移到粉紅色粉紅色粉紅色粉紅色點以及綠色綠色綠色綠色點點點點試試看)。 當GammaS 移動到如圖8.12的位置時,LNA的雜訊指數為1.062 dB而增益為17.416 dB。 跟圖 8.8 的結果相比,我們大約犧牲 0.1 dB 的雜訊指數性能來換取 2.3 dB 的增益提升。 圖 8.12 非最低雜訊的匹配
  10. 10. 9 8.5.5 最低雜訊匹配 藉由圖 8.12 的輔助,將 GammaS 移動到最低雜訊粉紅色粉紅色粉紅色粉紅色點,找出欲輸入與輸出的 匹配阻抗,然後就可以進行阻抗匹配電路的設計了。匹配電路中的元件最後要改成以 實際拿可取得的元件值為準,圖 8.13 是最後做完最低雜訊匹配的範例之一。 你可以拉動在圖 8.9 所製造出的頻率滑桿,看看你的 LNA 在不同頻率下的性能。 圖 8.13 接上匹配網路並修改可得元件值後模擬 8.6 總結總結總結總結 本手冊可以只用 9 頁就完成了低雜訊放大器的基本設計方法介紹,都要歸功於你 在這學期陸續學習過的知識。雖然真正的設計中,可能有其他複雜的考量或取捨需要 在 LNA 設計時納入考慮,但設計的基本精神是如本手冊中所述。此外,你應該也發現 了課本上的一大堆設計公式,我們都可以利用 ADS 的內建函數或是由我們自行編寫公 式來做計算;一旦我們把這些公式都寫好了,就可以在下一次設計類似的東西時直接 拿來套用就可以了(公式是死的),但要如何活用就得看你對它們的了解有多深了。 完成 LNA 設計後,本學期的高頻電子電路課程也將接近尾聲,相信你對如何使用 ADS 的直流、交流、暫態與散射參數模擬來進行類比/RF 電路設計已經頗有心得,但 ADS 的能力還不只如此,事實上強大的 ADS 還可以做數位訊號處理(DSP)演算法設計, 但那又是另一個故事了。不管如何,希望這學期本課程教給大家的東西,對各位同學 能有所幫助。

×