Submit Search
Upload
FPGAによるメニーコアシミュレータScalableCoreシステムの正当性検証
•
0 likes
•
554 views
Shinya Takamaeda-Y
Follow
2010-01-18 リコンフィギュラブルシステム研究会@慶応大学日吉
Read less
Read more
Report
Share
Report
Share
1 of 21
Download now
Download to read offline
Recommended
HWメニーコアシミュレータScalableCoreシステムの高速化 @IPSJ73
HWメニーコアシミュレータScalableCoreシステムの高速化 @IPSJ73
Shinya Takamaeda-Y
Generic Image Processing With Climb - Slides
Generic Image Processing With Climb - Slides
Laurent Senta
C O M P U T E R G R A P H I C S J N T U M O D E L P A P E R{Www
C O M P U T E R G R A P H I C S J N T U M O D E L P A P E R{Www
guest3f9c6b
Parallelization Techniques for the 2D Fourier Matched Filtering and Interpola...
Parallelization Techniques for the 2D Fourier Matched Filtering and Interpola...
Fisnik Kraja
Modern features-part-3-software
Modern features-part-3-software
zukun
Mesh Processing Course : Differential Calculus
Mesh Processing Course : Differential Calculus
Gabriel Peyré
Lecture9
Lecture9
Krishna Karri
1 5
1 5
Editor IJARCET
Recommended
HWメニーコアシミュレータScalableCoreシステムの高速化 @IPSJ73
HWメニーコアシミュレータScalableCoreシステムの高速化 @IPSJ73
Shinya Takamaeda-Y
Generic Image Processing With Climb - Slides
Generic Image Processing With Climb - Slides
Laurent Senta
C O M P U T E R G R A P H I C S J N T U M O D E L P A P E R{Www
C O M P U T E R G R A P H I C S J N T U M O D E L P A P E R{Www
guest3f9c6b
Parallelization Techniques for the 2D Fourier Matched Filtering and Interpola...
Parallelization Techniques for the 2D Fourier Matched Filtering and Interpola...
Fisnik Kraja
Modern features-part-3-software
Modern features-part-3-software
zukun
Mesh Processing Course : Differential Calculus
Mesh Processing Course : Differential Calculus
Gabriel Peyré
Lecture9
Lecture9
Krishna Karri
1 5
1 5
Editor IJARCET
Camera calibration
Camera calibration
Yuji Oyamada
Camera parameters
Camera parameters
TheYacine
Phase de-trending of modulated signals
Phase de-trending of modulated signals
NMDG NV
Opencv
Opencv
Procheta Nag
Introduction to OpenCV
Introduction to OpenCV
Amit Mandelbaum
A Knapsack Approach to Sensor-Mission Assignment with Uncertain Demands
A Knapsack Approach to Sensor-Mission Assignment with Uncertain Demands
Diego Pizzocaro
Getting started with image processing using Matlab
Getting started with image processing using Matlab
Pantech ProLabs India Pvt Ltd
Liszt los alamos national laboratory Aug 2011
Liszt los alamos national laboratory Aug 2011
Ed Dodds
ScalableCore system at SACSIS2010, NARA
ScalableCore system at SACSIS2010, NARA
Shinya Takamaeda-Y
FPGAシステムを作るといいことある(かも?) @SWoPP2011鹿児島 BoF-2
FPGAシステムを作るといいことある(かも?) @SWoPP2011鹿児島 BoF-2
Shinya Takamaeda-Y
メニーコアプロセッサにおけるコア間通信レイテンシ隠蔽手法の検討 @IPSJ72
メニーコアプロセッサにおけるコア間通信レイテンシ隠蔽手法の検討 @IPSJ72
Shinya Takamaeda-Y
SmartCore System for Dependable Many-core Processor with Multifunction Router...
SmartCore System for Dependable Many-core Processor with Multifunction Router...
Shinya Takamaeda-Y
ScalableCore system at SWoPP2010 BoF-2
ScalableCore system at SWoPP2010 BoF-2
Shinya Takamaeda-Y
DMAベースメニーコアにおける通信オーバーヘッド削減手法 @SWoPP2011 ARC-196
DMAベースメニーコアにおける通信オーバーヘッド削減手法 @SWoPP2011 ARC-196
Shinya Takamaeda-Y
An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011
An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011
Shinya Takamaeda-Y
A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...
A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...
Shinya Takamaeda-Y
ScalableCore System: A Scalable Many-core Simulator by Employing Over 100 FPGAs
ScalableCore System: A Scalable Many-core Simulator by Employing Over 100 FPGAs
Shinya Takamaeda-Y
A CGRA-based Approachfor Accelerating Convolutional Neural Networks
A CGRA-based Approachfor Accelerating Convolutional Neural Networks
Shinya Takamaeda-Y
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)
Shinya Takamaeda-Y
A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...
A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...
Shinya Takamaeda-Y
PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)
PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)
Shinya Takamaeda-Y
PyCoRAMを用いたグラフ処理FPGAアクセラレータ
PyCoRAMを用いたグラフ処理FPGAアクセラレータ
Shinya Takamaeda-Y
More Related Content
What's hot
Camera calibration
Camera calibration
Yuji Oyamada
Camera parameters
Camera parameters
TheYacine
Phase de-trending of modulated signals
Phase de-trending of modulated signals
NMDG NV
Opencv
Opencv
Procheta Nag
Introduction to OpenCV
Introduction to OpenCV
Amit Mandelbaum
A Knapsack Approach to Sensor-Mission Assignment with Uncertain Demands
A Knapsack Approach to Sensor-Mission Assignment with Uncertain Demands
Diego Pizzocaro
Getting started with image processing using Matlab
Getting started with image processing using Matlab
Pantech ProLabs India Pvt Ltd
Liszt los alamos national laboratory Aug 2011
Liszt los alamos national laboratory Aug 2011
Ed Dodds
What's hot
(8)
Camera calibration
Camera calibration
Camera parameters
Camera parameters
Phase de-trending of modulated signals
Phase de-trending of modulated signals
Opencv
Opencv
Introduction to OpenCV
Introduction to OpenCV
A Knapsack Approach to Sensor-Mission Assignment with Uncertain Demands
A Knapsack Approach to Sensor-Mission Assignment with Uncertain Demands
Getting started with image processing using Matlab
Getting started with image processing using Matlab
Liszt los alamos national laboratory Aug 2011
Liszt los alamos national laboratory Aug 2011
Viewers also liked
ScalableCore system at SACSIS2010, NARA
ScalableCore system at SACSIS2010, NARA
Shinya Takamaeda-Y
FPGAシステムを作るといいことある(かも?) @SWoPP2011鹿児島 BoF-2
FPGAシステムを作るといいことある(かも?) @SWoPP2011鹿児島 BoF-2
Shinya Takamaeda-Y
メニーコアプロセッサにおけるコア間通信レイテンシ隠蔽手法の検討 @IPSJ72
メニーコアプロセッサにおけるコア間通信レイテンシ隠蔽手法の検討 @IPSJ72
Shinya Takamaeda-Y
SmartCore System for Dependable Many-core Processor with Multifunction Router...
SmartCore System for Dependable Many-core Processor with Multifunction Router...
Shinya Takamaeda-Y
ScalableCore system at SWoPP2010 BoF-2
ScalableCore system at SWoPP2010 BoF-2
Shinya Takamaeda-Y
DMAベースメニーコアにおける通信オーバーヘッド削減手法 @SWoPP2011 ARC-196
DMAベースメニーコアにおける通信オーバーヘッド削減手法 @SWoPP2011 ARC-196
Shinya Takamaeda-Y
An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011
An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011
Shinya Takamaeda-Y
A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...
A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...
Shinya Takamaeda-Y
ScalableCore System: A Scalable Many-core Simulator by Employing Over 100 FPGAs
ScalableCore System: A Scalable Many-core Simulator by Employing Over 100 FPGAs
Shinya Takamaeda-Y
A CGRA-based Approachfor Accelerating Convolutional Neural Networks
A CGRA-based Approachfor Accelerating Convolutional Neural Networks
Shinya Takamaeda-Y
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)
Shinya Takamaeda-Y
A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...
A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...
Shinya Takamaeda-Y
PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)
PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)
Shinya Takamaeda-Y
PyCoRAMを用いたグラフ処理FPGAアクセラレータ
PyCoRAMを用いたグラフ処理FPGAアクセラレータ
Shinya Takamaeda-Y
Zynq+PyCoRAM(+Debian)入門
Zynq+PyCoRAM(+Debian)入門
Shinya Takamaeda-Y
Pythonによる高位設計フレームワークPyCoRAMでFPGAシステムを開発してみよう
Pythonによる高位設計フレームワークPyCoRAMでFPGAシステムを開発してみよう
Shinya Takamaeda-Y
Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ)
Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ)
Shinya Takamaeda-Y
Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)
Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)
Shinya Takamaeda-Y
PythonとPyCoRAMでお手軽にFPGAシステムを開発してみよう
PythonとPyCoRAMでお手軽にFPGAシステムを開発してみよう
Shinya Takamaeda-Y
コンピュータアーキテクチャ研究の最新動向〜ISCA2015参加報告〜 @FPGAエクストリーム・コンピューティング 第7回 (#fpgax #7)
コンピュータアーキテクチャ研究の最新動向〜ISCA2015参加報告〜 @FPGAエクストリーム・コンピューティング 第7回 (#fpgax #7)
Shinya Takamaeda-Y
Viewers also liked
(20)
ScalableCore system at SACSIS2010, NARA
ScalableCore system at SACSIS2010, NARA
FPGAシステムを作るといいことある(かも?) @SWoPP2011鹿児島 BoF-2
FPGAシステムを作るといいことある(かも?) @SWoPP2011鹿児島 BoF-2
メニーコアプロセッサにおけるコア間通信レイテンシ隠蔽手法の検討 @IPSJ72
メニーコアプロセッサにおけるコア間通信レイテンシ隠蔽手法の検討 @IPSJ72
SmartCore System for Dependable Many-core Processor with Multifunction Router...
SmartCore System for Dependable Many-core Processor with Multifunction Router...
ScalableCore system at SWoPP2010 BoF-2
ScalableCore system at SWoPP2010 BoF-2
DMAベースメニーコアにおける通信オーバーヘッド削減手法 @SWoPP2011 ARC-196
DMAベースメニーコアにおける通信オーバーヘッド削減手法 @SWoPP2011 ARC-196
An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011
An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011
A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...
A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...
ScalableCore System: A Scalable Many-core Simulator by Employing Over 100 FPGAs
ScalableCore System: A Scalable Many-core Simulator by Employing Over 100 FPGAs
A CGRA-based Approachfor Accelerating Convolutional Neural Networks
A CGRA-based Approachfor Accelerating Convolutional Neural Networks
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)
A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...
A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...
PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)
PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)
PyCoRAMを用いたグラフ処理FPGAアクセラレータ
PyCoRAMを用いたグラフ処理FPGAアクセラレータ
Zynq+PyCoRAM(+Debian)入門
Zynq+PyCoRAM(+Debian)入門
Pythonによる高位設計フレームワークPyCoRAMでFPGAシステムを開発してみよう
Pythonによる高位設計フレームワークPyCoRAMでFPGAシステムを開発してみよう
Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ)
Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ)
Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)
Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)
PythonとPyCoRAMでお手軽にFPGAシステムを開発してみよう
PythonとPyCoRAMでお手軽にFPGAシステムを開発してみよう
コンピュータアーキテクチャ研究の最新動向〜ISCA2015参加報告〜 @FPGAエクストリーム・コンピューティング 第7回 (#fpgax #7)
コンピュータアーキテクチャ研究の最新動向〜ISCA2015参加報告〜 @FPGAエクストリーム・コンピューティング 第7回 (#fpgax #7)
Similar to FPGAによるメニーコアシミュレータScalableCoreシステムの正当性検証
Implementing 3D SPHARM Surfaces Registration on Cell B.E. Processor
Implementing 3D SPHARM Surfaces Registration on Cell B.E. Processor
PTIHPA
8086 labmanual
8086 labmanual
nagnitw2006
8086 labmanual
8086 labmanual
iravi9
09_Practical Multicore programming
09_Practical Multicore programming
noerror
ใบความรู้ที่ 9 เรื่อง เครือข่ายคอมพิวเตอร์
ใบความรู้ที่ 9 เรื่อง เครือข่ายคอมพิวเตอร์
เทวัญ ภูพานทอง
MSc Presentation
MSc Presentation
eriprandopacces
11.performance evaluation of geometric active contour (gac) and enhanced geom...
11.performance evaluation of geometric active contour (gac) and enhanced geom...
Alexander Decker
Performance evaluation of geometric active contour (gac) and enhanced geometr...
Performance evaluation of geometric active contour (gac) and enhanced geometr...
Alexander Decker
Text Rendering Tech
Text Rendering Tech
David Ding
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
jibbie23
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
jibbie23
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
jibbie23
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
jibbie23
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
jibbie23
Matlab Intro
Matlab Intro
home
الباب الثالث
الباب الثالث
tahsal99
MATHEON Center Days: Index determination and structural analysis using Algori...
MATHEON Center Days: Index determination and structural analysis using Algori...
Dagmar Monett
Summary of My Research
Summary of My Research
shripadthite
Time Machine session @ ICME 2012 - DTW's New Youth
Time Machine session @ ICME 2012 - DTW's New Youth
Xavier Anguera
Tms320 f2812
Tms320 f2812
Pantech ProLabs India Pvt Ltd
Similar to FPGAによるメニーコアシミュレータScalableCoreシステムの正当性検証
(20)
Implementing 3D SPHARM Surfaces Registration on Cell B.E. Processor
Implementing 3D SPHARM Surfaces Registration on Cell B.E. Processor
8086 labmanual
8086 labmanual
8086 labmanual
8086 labmanual
09_Practical Multicore programming
09_Practical Multicore programming
ใบความรู้ที่ 9 เรื่อง เครือข่ายคอมพิวเตอร์
ใบความรู้ที่ 9 เรื่อง เครือข่ายคอมพิวเตอร์
MSc Presentation
MSc Presentation
11.performance evaluation of geometric active contour (gac) and enhanced geom...
11.performance evaluation of geometric active contour (gac) and enhanced geom...
Performance evaluation of geometric active contour (gac) and enhanced geometr...
Performance evaluation of geometric active contour (gac) and enhanced geometr...
Text Rendering Tech
Text Rendering Tech
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
Matlab Intro
Matlab Intro
الباب الثالث
الباب الثالث
MATHEON Center Days: Index determination and structural analysis using Algori...
MATHEON Center Days: Index determination and structural analysis using Algori...
Summary of My Research
Summary of My Research
Time Machine session @ ICME 2012 - DTW's New Youth
Time Machine session @ ICME 2012 - DTW's New Youth
Tms320 f2812
Tms320 f2812
More from Shinya Takamaeda-Y
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
Shinya Takamaeda-Y
DNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモ
DNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモ
Shinya Takamaeda-Y
ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発
ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発
Shinya Takamaeda-Y
Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学)
Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学)
Shinya Takamaeda-Y
Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...
Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...
Shinya Takamaeda-Y
Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜)
Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜)
Shinya Takamaeda-Y
ゆるふわコンピュータ (IPSJ-ONE2017)
ゆるふわコンピュータ (IPSJ-ONE2017)
Shinya Takamaeda-Y
助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」
助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」
Shinya Takamaeda-Y
PythonとVeriloggenを用いたRTL設計メタプログラミング
PythonとVeriloggenを用いたRTL設計メタプログラミング
Shinya Takamaeda-Y
マルチパラダイム型高水準ハードウェア設計環境の検討
マルチパラダイム型高水準ハードウェア設計環境の検討
Shinya Takamaeda-Y
Pythonを用いた高水準ハードウェア設計環境の検討
Pythonを用いた高水準ハードウェア設計環境の検討
Shinya Takamaeda-Y
FPGA・リコンフィギャラブルシステム研究の最新動向
FPGA・リコンフィギャラブルシステム研究の最新動向
Shinya Takamaeda-Y
PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク (FPGAX #05)
PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク (FPGAX #05)
Shinya Takamaeda-Y
メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発
メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発
Shinya Takamaeda-Y
PyCoRAM: Yet Another Implementation of CoRAM Memory Architecture for Modern F...
PyCoRAM: Yet Another Implementation of CoRAM Memory Architecture for Modern F...
Shinya Takamaeda-Y
むかし名言集bot作りました!
むかし名言集bot作りました!
Shinya Takamaeda-Y
APGAS言語X10を用いたオンチップネットワークシミュレーションの並列化
APGAS言語X10を用いたオンチップネットワークシミュレーションの並列化
Shinya Takamaeda-Y
Mapping Applications with Collectives over Sub-communicators on Torus Network...
Mapping Applications with Collectives over Sub-communicators on Torus Network...
Shinya Takamaeda-Y
More from Shinya Takamaeda-Y
(18)
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
DNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモ
DNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモ
ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発
ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発
Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学)
Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学)
Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...
Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...
Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜)
Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜)
ゆるふわコンピュータ (IPSJ-ONE2017)
ゆるふわコンピュータ (IPSJ-ONE2017)
助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」
助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」
PythonとVeriloggenを用いたRTL設計メタプログラミング
PythonとVeriloggenを用いたRTL設計メタプログラミング
マルチパラダイム型高水準ハードウェア設計環境の検討
マルチパラダイム型高水準ハードウェア設計環境の検討
Pythonを用いた高水準ハードウェア設計環境の検討
Pythonを用いた高水準ハードウェア設計環境の検討
FPGA・リコンフィギャラブルシステム研究の最新動向
FPGA・リコンフィギャラブルシステム研究の最新動向
PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク (FPGAX #05)
PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク (FPGAX #05)
メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発
メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発
PyCoRAM: Yet Another Implementation of CoRAM Memory Architecture for Modern F...
PyCoRAM: Yet Another Implementation of CoRAM Memory Architecture for Modern F...
むかし名言集bot作りました!
むかし名言集bot作りました!
APGAS言語X10を用いたオンチップネットワークシミュレーションの並列化
APGAS言語X10を用いたオンチップネットワークシミュレーションの並列化
Mapping Applications with Collectives over Sub-communicators on Torus Network...
Mapping Applications with Collectives over Sub-communicators on Torus Network...
FPGAによるメニーコアシミュレータScalableCoreシステムの正当性検証
1.
2.
n
l l • •
3.
Intel Single Chip
Cloud Computer 48 cores (x86) TILERA TILE-Gx100 100 cores (MIPS)
4.
n
l Off chip main memory Off chip main memory Mem. Node Page (0,0) buffer Y- Many-core processor chip INCC Memory Path Path Path Comp. Node Node Node Node Node (X,Y) Core (0,0) (1,0) (2,0) (M,0) Router X+ Path Comp. Comp. Comp. Node INCC Node Node Node Node Memory (0,1) (1,1) (2,1) (M,1) (b) Y+ X- Router X+ Path Comp. Comp. Comp. Y- Node Node Node Node (0,2) (1,2) (2,2) (M,2) Path Node (a) Y+ (X,Y) Path Comp. Comp. Comp. Node Node Node Node X- Router X+ (0,N) (1,N) (2,N) (M,N) (c) Y+
5.
n
l Reality Difficulty to construct
6.
n
l • • •
7.
n
l • l •
8.
n
l l • – • –
9.
n
l n l • l • • – –
10.
n
l l l l Off chip main memory Off chip main memory Mem. Node Page (0,0) buffer Y- Many-core processor chip INCC Memory Path Path Path Comp. Node Node Node Node Node (X,Y) Core (0,0) (1,0) (2,0) (M,0) Router X+ Path Comp. Comp. Comp. Node INCC Node Node Node Node Memory (0,1) (1,1) (2,1) (M,1) (b) Y+ X- Router X+ Path Comp. Comp. Comp. Y- Node Node Node Node (0,2) (1,2) (2,2) (M,2) Path Node (a) Y+ (X,Y) Path Comp. Comp. Comp. Node Node Node Node X- Router X+ (0,N) (1,N) (2,N) (M,N) (c) Y+
11.
n n n
l l l l l
12.
n
l l l l l l l •
13.
n
l • n l l l
14.
n
l l • n l • l •
15.
volatile static int
start_flag = 0; n volatile int end_flag [RANKY_MAX][RANKX_MAX]; void send_startflag(int rank) { int rank_x, rank_y; rank_x = getidx(rank); l rank_y = getidy(rank); int dst,x,y; for(y=1;y<=max_rank_y;y++){ for(x=1;x<=max_rank_x;x++){ end_flag[y-1][x-1] = 0; l } } for(x=1;x<=rank_x;x++){ for(y=1;y<=rank_y;y++){ if(x==1 && y==1) continue; setidxy(&dst, x, y); MC_dma_put_4b(dst, (int *)&start_flag, 1); } } } void wait_startflag() { while(!start_flag); }
16.
Node
Node Node Node (0,1) (1,1) (2,1) (3,1) Node Node Node Node (0,2) (1,2) (2,2) (3,2) Node Node Node Node (0,3) (1,3) (2,3) (3,3)
17.
n time Node 0
0 1 2 3 4 5 6 7 8 9 10 11 Node 1 0 1 2 3 4 5 6 7 8 9 10 11 Node 2 0 1 2 3 4 5 6 7 8 9 10 11
18.
n
l n l • l • l • l •
19.
n
l l l • B-3C< B<=D=2D7E(57)8B(A+F=57)BG*<: L-AA757*+-=D)M=+7 HIID-<=+-(* !"#! $#% &#& %#% !"#! $#% &#& %#% !"#! $#% &#& %#% '()*(+,-*. !/0 !$1 !$$ !"% !/0 !$1 !$$ !"% "J"""K "J"""K "J"""K "J"""K 2(++(345-.,+)+()6('78!9!: %!/ %!/ %!& !$1 %!0 %!0 %!& !1" !J01@K !J01@K "J"""K %J$1/K 33;<=*(*>)1" 4 4 &$1?!! 1/0&"/ 4 4 &$1?!! 1/0&"0 4 4 "J"""K "J""!K 33;<=*(*>)!%" 4 4 %&%@%@! /?!&%&1 4 4 %&%@%0? /?!&%&1 4 4 "J"""K "J"""K 33;<=*(*>)!0" 4 4 ?&$?@"1 !$/&@&%% 4 4 ?&$?@"1 !$/&@&&0 4 4 "J"""K "J"""K 5=*'(3)+5=AA-< !!011%% 0$?@!? ?&@/?% 100/%& !!0"!?% 01$$!1 ?$/1@$ 100/%1 4"J$//K "J001K %J"$@K "J"""K
20.
n
B-0C; B;<D</D4E(24)5F<2'G<24)BH*;7 M-AA424*+-<D)N<+4 IJJD-;<+-(* !"#! $#% &#& %#% !"#! $#% &#& %#% !"#! $#% &#& %#% '()*(+,-*. &$ &$ &$ &$ &$ &$ &$ &$ "K"""L "K"""L "K"""L "K"""L /(++(012-.,+)+()3('45!6!7 !"$ !"! !"! 89 !"$ !"! !"! 89 "K"""L "K"""L "K"""L "K"""L 00:;<*(*=)>" 1 1 &$>$&! >?@%&& 1 1 &$>$&! >?@%&& 1 1 "K"""L "K"""L 00:;<*(*=)!%" 1 1 %&%8!"9 ?9!&!$9 1 1 %&%8!"9 ?9!&!$9 1 1 "K"""L "K"""L 00:;<*(*=)!@" 1 1 9&$99&? !$?&8%?9 1 1 9&$99&? !$?&8%?9 1 1 "K"""L "K"""L 2<*'(0)+2<AA-; !!8!@%% @98?@" 9?!8&? >@@&$& !!8!@%% @98?@" 9?!8&? >@@&$& "K"""L "K"""L "K"""L "K"""L
21.
n
l l • • n n l l
Download now