SlideShare a Scribd company logo
1 of 21
Download to read offline
n 




      l 

      l 
            • 


            • 
Intel Single Chip Cloud Computer
                      48 cores (x86)




TILERA TILE-Gx100
   100 cores (MIPS)
n 
                 l 

             Off chip main memory
                                               Off chip main memory
     Mem. Node          Page
     (0,0)              buffer                                                                                                        Y-
                                                                               Many-core processor chip

                        INCC
                                               Memory       Path      Path                      Path           Comp. Node
                                                Node        Node      Node                     Node            (X,Y)          Core
                                                (0,0)       (1,0)     (2,0)                    (M,0)
                                 Router   X+     Path      Comp.      Comp.                    Comp.              Node       INCC
                                                 Node      Node       Node                     Node              Memory
                                                 (0,1)      (1,1)      (2,1)                   (M,1)
                       (b)        Y+
                                                                                                          X-                         Router   X+
                                                 Path      Comp.      Comp.                    Comp.
                                  Y-             Node      Node       Node                     Node
                                                 (0,2)      (1,2)      (2,2)                   (M,2)
     Path Node                                                                                                              (a)       Y+
     (X,Y)



                                                  Path     Comp.      Comp.                    Comp.
                                                 Node      Node       Node                      Node
X-                               Router   X+     (0,N)     (1,N)      (2,N)                    (M,N)



                       (c)        Y+
n 
          l 
      Reality




                Difficulty to construct
n 
      l 
            • 
            • 
            • 
n 

      l 
            • 
      l 
            • 
n 

      l 
      l 
            • 
                 – 
            • 
                 – 
n 
      l 



n 
      l 
            • 
      l 
            • 
            • 
                 – 
                 – 
n 
      l 
      l 
      l 
      l 
                    Off chip main memory
                                                  Off chip main memory
            Mem. Node      Page
            (0,0)          buffer                                                                                                        Y-
                                                                                  Many-core processor chip

                           INCC                   Memory       Path      Path                      Path           Comp. Node
                                                   Node        Node      Node                     Node            (X,Y)          Core
                                                   (0,0)       (1,0)     (2,0)                    (M,0)
                                    Router   X+     Path      Comp.      Comp.                    Comp.              Node       INCC
                                                    Node      Node       Node                     Node              Memory
                                                    (0,1)      (1,1)      (2,1)                   (M,1)
                        (b)          Y+
                                                                                                             X-                         Router   X+
                                                    Path      Comp.      Comp.                    Comp.
                                     Y-             Node      Node       Node                     Node
                                                    (0,2)      (1,2)      (2,2)                   (M,2)
            Path Node                                                                                                          (a)       Y+
            (X,Y)



                                                     Path     Comp.      Comp.                    Comp.
                                                    Node      Node       Node                      Node
      X-                            Router   X+     (0,N)     (1,N)      (2,N)                    (M,N)



                        (c)          Y+
n 
n 


n 
      l 
      l 
      l 
      l 
      l 
n 
      l 
      l 
      l 
      l 
      l 
      l 
      l 
            • 
n 
      l 
            • 



n 

      l 
      l 
      l 
n 
      l 
      l 

            • 




n 
      l 
            • 
      l 
            • 
volatile static int start_flag = 0;
n          volatile int end_flag [RANKY_MAX][RANKX_MAX];

            void send_startflag(int rank) {
              int rank_x, rank_y;
              rank_x = getidx(rank);
      l      rank_y = getidy(rank);
                   int dst,x,y;
                   for(y=1;y<=max_rank_y;y++){
                          for(x=1;x<=max_rank_x;x++){
                                end_flag[y-1][x-1] = 0;
      l                  }
                   }
                   for(x=1;x<=rank_x;x++){
                          for(y=1;y<=rank_y;y++){
                                if(x==1 && y==1) continue;
                                setidxy(&dst, x, y);
                                MC_dma_put_4b(dst, (int *)&start_flag, 1);
                 }
              }
            }

            void wait_startflag() {
              while(!start_flag);
            }
Node    Node    Node    Node
(0,1)   (1,1)   (2,1)   (3,1)

Node    Node    Node    Node
(0,2)   (1,2)   (2,2)   (3,2)

Node    Node    Node    Node
(0,3)   (1,3)   (2,3)   (3,3)
n 

time

Node 0   0   1   2   3   4   5   6   7   8   9   10   11


Node 1   0   1   2   3   4   5   6   7   8   9   10   11



Node 2   0   1   2   3   4   5   6   7   8   9   10   11
n 
      l 
n 
      l 
            • 
      l 
            • 
      l 
            • 
      l 
            • 
n 
               l 
               l 
               l 
                       • 

                                              B-3C<                               B<=D=2D7E(57)8B(A+F=57)BG*<:                         L-AA757*+-=D)M=+7
     HIID-<=+-(*
                            !"#!        $#%           &#&      %#%         !"#!         $#%         &#&          %#%         !"#!      $#%         &#&     %#%
              '()*(+,-*.          !/0        !$1        !$$          !"%         !/0         !$1      !$$              !"%   "J"""K    "J"""K     "J"""K   "J"""K
2(++(345-.,+)+()6('78!9!:         %!/        %!/        %!&          !$1         %!0         %!0      %!&              !1"   !J01@K    !J01@K     "J"""K   %J$1/K
          33;<=*(*>)1"        4          4          &$1?!!     1/0&"/        4           4          &$1?!!       1/0&"0        4         4        "J"""K   "J""!K
         33;<=*(*>)!%"        4          4         %&%@%@!     /?!&%&1       4           4         %&%@%0?    /?!&%&1          4         4        "J"""K   "J"""K
         33;<=*(*>)!0"        4          4         ?&$?@"1    !$/&@&%%       4           4         ?&$?@"1   !$/&@&&0          4         4        "J"""K   "J"""K
           5=*'(3)+5=AA-<   !!011%%     0$?@!?     ?&@/?%      100/%&      !!0"!?%     01$$!1      ?$/1@$        100/%1      4"J$//K   "J001K     %J"$@K   "J"""K
n 



                                              B-0C;                                B;<D</D4E(24)5F<2'G<24)BH*;7                       M-AA424*+-<D)N<+4
      IJJD-;<+-(*
                            !"#!        $#%           &#&         %#%        !"#!        $#%          &#&         %#%        !"#!     $#%         &#&     %#%
              '()*(+,-*.           &$         &$            &$          &$          &$         &$           &$          &$   "K"""L   "K"""L     "K"""L   "K"""L
/(++(012-.,+)+()3('45!6!7         !"$        !"!         !"!            89         !"$         !"!      !"!             89   "K"""L   "K"""L     "K"""L   "K"""L
          00:;<*(*=)>"        1          1            &$>$&!     >?@%&&        1           1         &$>$&!       >?@%&&      1        1         "K"""L   "K"""L
         00:;<*(*=)!%"        1          1         %&%8!"9       ?9!&!$9       1           1         %&%8!"9     ?9!&!$9      1        1         "K"""L   "K"""L
         00:;<*(*=)!@"        1          1         9&$99&? !$?&8%?9            1           1         9&$99&? !$?&8%?9         1        1         "K"""L   "K"""L
           2<*'(0)+2<AA-;   !!8!@%%     @98?@"        9?!8&?     >@@&$&      !!8!@%%     @98?@"      9?!8&?       >@@&$&     "K"""L   "K"""L     "K"""L   "K"""L
n 
      l 
      l 
            • 
            • 

n 
n 
      l 

      l 

More Related Content

What's hot

Camera calibration
Camera calibrationCamera calibration
Camera calibrationYuji Oyamada
 
Camera parameters
Camera parametersCamera parameters
Camera parametersTheYacine
 
Phase de-trending of modulated signals
Phase de-trending of modulated signalsPhase de-trending of modulated signals
Phase de-trending of modulated signalsNMDG NV
 
A Knapsack Approach to Sensor-Mission Assignment with Uncertain Demands
A Knapsack Approach to Sensor-Mission Assignment with Uncertain DemandsA Knapsack Approach to Sensor-Mission Assignment with Uncertain Demands
A Knapsack Approach to Sensor-Mission Assignment with Uncertain DemandsDiego Pizzocaro
 
Liszt los alamos national laboratory Aug 2011
Liszt los alamos national laboratory Aug 2011Liszt los alamos national laboratory Aug 2011
Liszt los alamos national laboratory Aug 2011Ed Dodds
 

What's hot (8)

Camera calibration
Camera calibrationCamera calibration
Camera calibration
 
Camera parameters
Camera parametersCamera parameters
Camera parameters
 
Phase de-trending of modulated signals
Phase de-trending of modulated signalsPhase de-trending of modulated signals
Phase de-trending of modulated signals
 
Opencv
OpencvOpencv
Opencv
 
Introduction to OpenCV
Introduction to OpenCVIntroduction to OpenCV
Introduction to OpenCV
 
A Knapsack Approach to Sensor-Mission Assignment with Uncertain Demands
A Knapsack Approach to Sensor-Mission Assignment with Uncertain DemandsA Knapsack Approach to Sensor-Mission Assignment with Uncertain Demands
A Knapsack Approach to Sensor-Mission Assignment with Uncertain Demands
 
Getting started with image processing using Matlab
Getting started with image processing using MatlabGetting started with image processing using Matlab
Getting started with image processing using Matlab
 
Liszt los alamos national laboratory Aug 2011
Liszt los alamos national laboratory Aug 2011Liszt los alamos national laboratory Aug 2011
Liszt los alamos national laboratory Aug 2011
 

Viewers also liked

ScalableCore system at SACSIS2010, NARA
ScalableCore system at SACSIS2010, NARAScalableCore system at SACSIS2010, NARA
ScalableCore system at SACSIS2010, NARAShinya Takamaeda-Y
 
FPGAシステムを作るといいことある(かも?) @SWoPP2011鹿児島 BoF-2
FPGAシステムを作るといいことある(かも?) @SWoPP2011鹿児島 BoF-2FPGAシステムを作るといいことある(かも?) @SWoPP2011鹿児島 BoF-2
FPGAシステムを作るといいことある(かも?) @SWoPP2011鹿児島 BoF-2Shinya Takamaeda-Y
 
メニーコアプロセッサにおけるコア間通信レイテンシ隠蔽手法の検討 @IPSJ72
メニーコアプロセッサにおけるコア間通信レイテンシ隠蔽手法の検討 @IPSJ72メニーコアプロセッサにおけるコア間通信レイテンシ隠蔽手法の検討 @IPSJ72
メニーコアプロセッサにおけるコア間通信レイテンシ隠蔽手法の検討 @IPSJ72Shinya Takamaeda-Y
 
SmartCore System for Dependable Many-core Processor with Multifunction Router...
SmartCore System for Dependable Many-core Processor with Multifunction Router...SmartCore System for Dependable Many-core Processor with Multifunction Router...
SmartCore System for Dependable Many-core Processor with Multifunction Router...Shinya Takamaeda-Y
 
ScalableCore system at SWoPP2010 BoF-2
ScalableCore system at SWoPP2010 BoF-2ScalableCore system at SWoPP2010 BoF-2
ScalableCore system at SWoPP2010 BoF-2Shinya Takamaeda-Y
 
DMAベースメニーコアにおける通信オーバーヘッド削減手法 @SWoPP2011 ARC-196
DMAベースメニーコアにおける通信オーバーヘッド削減手法 @SWoPP2011 ARC-196DMAベースメニーコアにおける通信オーバーヘッド削減手法 @SWoPP2011 ARC-196
DMAベースメニーコアにおける通信オーバーヘッド削減手法 @SWoPP2011 ARC-196Shinya Takamaeda-Y
 
An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011
An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011
An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011Shinya Takamaeda-Y
 
A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...
A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...
A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...Shinya Takamaeda-Y
 
ScalableCore System: A Scalable Many-core Simulator by Employing Over 100 FPGAs
ScalableCore System: A Scalable Many-core Simulator by Employing Over 100 FPGAsScalableCore System: A Scalable Many-core Simulator by Employing Over 100 FPGAs
ScalableCore System: A Scalable Many-core Simulator by Employing Over 100 FPGAsShinya Takamaeda-Y
 
A CGRA-based Approach for Accelerating Convolutional Neural Networks
A CGRA-based Approachfor Accelerating Convolutional Neural NetworksA CGRA-based Approachfor Accelerating Convolutional Neural Networks
A CGRA-based Approach for Accelerating Convolutional Neural NetworksShinya Takamaeda-Y
 
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)Shinya Takamaeda-Y
 
A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...
A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...
A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...Shinya Takamaeda-Y
 
PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)
PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)
PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)Shinya Takamaeda-Y
 
PyCoRAMを用いたグラフ処理FPGAアクセラレータ
PyCoRAMを用いたグラフ処理FPGAアクセラレータPyCoRAMを用いたグラフ処理FPGAアクセラレータ
PyCoRAMを用いたグラフ処理FPGAアクセラレータShinya Takamaeda-Y
 
Pythonによる高位設計フレームワークPyCoRAMでFPGAシステムを開発してみよう
Pythonによる高位設計フレームワークPyCoRAMでFPGAシステムを開発してみようPythonによる高位設計フレームワークPyCoRAMでFPGAシステムを開発してみよう
Pythonによる高位設計フレームワークPyCoRAMでFPGAシステムを開発してみようShinya Takamaeda-Y
 
Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ)
Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ)Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ)
Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ)Shinya Takamaeda-Y
 
Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)
Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)
Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)Shinya Takamaeda-Y
 
PythonとPyCoRAMでお手軽にFPGAシステムを開発してみよう
PythonとPyCoRAMでお手軽にFPGAシステムを開発してみようPythonとPyCoRAMでお手軽にFPGAシステムを開発してみよう
PythonとPyCoRAMでお手軽にFPGAシステムを開発してみようShinya Takamaeda-Y
 
コンピュータアーキテクチャ研究の最新動向〜ISCA2015参加報告〜 @FPGAエクストリーム・コンピューティング 第7回 (#fpgax #7)
コンピュータアーキテクチャ研究の最新動向〜ISCA2015参加報告〜 @FPGAエクストリーム・コンピューティング 第7回 (#fpgax #7)コンピュータアーキテクチャ研究の最新動向〜ISCA2015参加報告〜 @FPGAエクストリーム・コンピューティング 第7回 (#fpgax #7)
コンピュータアーキテクチャ研究の最新動向〜ISCA2015参加報告〜 @FPGAエクストリーム・コンピューティング 第7回 (#fpgax #7)Shinya Takamaeda-Y
 

Viewers also liked (20)

ScalableCore system at SACSIS2010, NARA
ScalableCore system at SACSIS2010, NARAScalableCore system at SACSIS2010, NARA
ScalableCore system at SACSIS2010, NARA
 
FPGAシステムを作るといいことある(かも?) @SWoPP2011鹿児島 BoF-2
FPGAシステムを作るといいことある(かも?) @SWoPP2011鹿児島 BoF-2FPGAシステムを作るといいことある(かも?) @SWoPP2011鹿児島 BoF-2
FPGAシステムを作るといいことある(かも?) @SWoPP2011鹿児島 BoF-2
 
メニーコアプロセッサにおけるコア間通信レイテンシ隠蔽手法の検討 @IPSJ72
メニーコアプロセッサにおけるコア間通信レイテンシ隠蔽手法の検討 @IPSJ72メニーコアプロセッサにおけるコア間通信レイテンシ隠蔽手法の検討 @IPSJ72
メニーコアプロセッサにおけるコア間通信レイテンシ隠蔽手法の検討 @IPSJ72
 
SmartCore System for Dependable Many-core Processor with Multifunction Router...
SmartCore System for Dependable Many-core Processor with Multifunction Router...SmartCore System for Dependable Many-core Processor with Multifunction Router...
SmartCore System for Dependable Many-core Processor with Multifunction Router...
 
ScalableCore system at SWoPP2010 BoF-2
ScalableCore system at SWoPP2010 BoF-2ScalableCore system at SWoPP2010 BoF-2
ScalableCore system at SWoPP2010 BoF-2
 
DMAベースメニーコアにおける通信オーバーヘッド削減手法 @SWoPP2011 ARC-196
DMAベースメニーコアにおける通信オーバーヘッド削減手法 @SWoPP2011 ARC-196DMAベースメニーコアにおける通信オーバーヘッド削減手法 @SWoPP2011 ARC-196
DMAベースメニーコアにおける通信オーバーヘッド削減手法 @SWoPP2011 ARC-196
 
An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011
An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011
An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011
 
A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...
A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...
A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...
 
ScalableCore System: A Scalable Many-core Simulator by Employing Over 100 FPGAs
ScalableCore System: A Scalable Many-core Simulator by Employing Over 100 FPGAsScalableCore System: A Scalable Many-core Simulator by Employing Over 100 FPGAs
ScalableCore System: A Scalable Many-core Simulator by Employing Over 100 FPGAs
 
A CGRA-based Approach for Accelerating Convolutional Neural Networks
A CGRA-based Approachfor Accelerating Convolutional Neural NetworksA CGRA-based Approachfor Accelerating Convolutional Neural Networks
A CGRA-based Approach for Accelerating Convolutional Neural Networks
 
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)
 
A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...
A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...
A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...
 
PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)
PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)
PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)
 
PyCoRAMを用いたグラフ処理FPGAアクセラレータ
PyCoRAMを用いたグラフ処理FPGAアクセラレータPyCoRAMを用いたグラフ処理FPGAアクセラレータ
PyCoRAMを用いたグラフ処理FPGAアクセラレータ
 
Zynq+PyCoRAM(+Debian)入門
Zynq+PyCoRAM(+Debian)入門Zynq+PyCoRAM(+Debian)入門
Zynq+PyCoRAM(+Debian)入門
 
Pythonによる高位設計フレームワークPyCoRAMでFPGAシステムを開発してみよう
Pythonによる高位設計フレームワークPyCoRAMでFPGAシステムを開発してみようPythonによる高位設計フレームワークPyCoRAMでFPGAシステムを開発してみよう
Pythonによる高位設計フレームワークPyCoRAMでFPGAシステムを開発してみよう
 
Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ)
Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ)Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ)
Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ)
 
Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)
Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)
Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)
 
PythonとPyCoRAMでお手軽にFPGAシステムを開発してみよう
PythonとPyCoRAMでお手軽にFPGAシステムを開発してみようPythonとPyCoRAMでお手軽にFPGAシステムを開発してみよう
PythonとPyCoRAMでお手軽にFPGAシステムを開発してみよう
 
コンピュータアーキテクチャ研究の最新動向〜ISCA2015参加報告〜 @FPGAエクストリーム・コンピューティング 第7回 (#fpgax #7)
コンピュータアーキテクチャ研究の最新動向〜ISCA2015参加報告〜 @FPGAエクストリーム・コンピューティング 第7回 (#fpgax #7)コンピュータアーキテクチャ研究の最新動向〜ISCA2015参加報告〜 @FPGAエクストリーム・コンピューティング 第7回 (#fpgax #7)
コンピュータアーキテクチャ研究の最新動向〜ISCA2015参加報告〜 @FPGAエクストリーム・コンピューティング 第7回 (#fpgax #7)
 

Similar to FPGAによるメニーコアシミュレータScalableCoreシステムの正当性検証

Implementing 3D SPHARM Surfaces Registration on Cell B.E. Processor
Implementing 3D SPHARM Surfaces Registration on Cell B.E. ProcessorImplementing 3D SPHARM Surfaces Registration on Cell B.E. Processor
Implementing 3D SPHARM Surfaces Registration on Cell B.E. ProcessorPTIHPA
 
8086 labmanual
8086 labmanual8086 labmanual
8086 labmanualiravi9
 
09_Practical Multicore programming
09_Practical Multicore programming09_Practical Multicore programming
09_Practical Multicore programmingnoerror
 
ใบความรู้ที่ 9 เรื่อง เครือข่ายคอมพิวเตอร์
ใบความรู้ที่ 9  เรื่อง  เครือข่ายคอมพิวเตอร์ใบความรู้ที่ 9  เรื่อง  เครือข่ายคอมพิวเตอร์
ใบความรู้ที่ 9 เรื่อง เครือข่ายคอมพิวเตอร์เทวัญ ภูพานทอง
 
11.performance evaluation of geometric active contour (gac) and enhanced geom...
11.performance evaluation of geometric active contour (gac) and enhanced geom...11.performance evaluation of geometric active contour (gac) and enhanced geom...
11.performance evaluation of geometric active contour (gac) and enhanced geom...Alexander Decker
 
Performance evaluation of geometric active contour (gac) and enhanced geometr...
Performance evaluation of geometric active contour (gac) and enhanced geometr...Performance evaluation of geometric active contour (gac) and enhanced geometr...
Performance evaluation of geometric active contour (gac) and enhanced geometr...Alexander Decker
 
Text Rendering Tech
Text Rendering TechText Rendering Tech
Text Rendering TechDavid Ding
 
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิกการสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิกjibbie23
 
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิกการสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิกjibbie23
 
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิกการสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิกjibbie23
 
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิกการสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิกjibbie23
 
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิกการสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิกjibbie23
 
Matlab Intro
Matlab IntroMatlab Intro
Matlab Introhome
 
الباب الثالث
الباب الثالثالباب الثالث
الباب الثالثtahsal99
 
MATHEON Center Days: Index determination and structural analysis using Algori...
MATHEON Center Days: Index determination and structural analysis using Algori...MATHEON Center Days: Index determination and structural analysis using Algori...
MATHEON Center Days: Index determination and structural analysis using Algori...Dagmar Monett
 
Summary of My Research
Summary of My ResearchSummary of My Research
Summary of My Researchshripadthite
 
Time Machine session @ ICME 2012 - DTW's New Youth
Time Machine session @ ICME 2012 - DTW's New YouthTime Machine session @ ICME 2012 - DTW's New Youth
Time Machine session @ ICME 2012 - DTW's New YouthXavier Anguera
 

Similar to FPGAによるメニーコアシミュレータScalableCoreシステムの正当性検証 (20)

Implementing 3D SPHARM Surfaces Registration on Cell B.E. Processor
Implementing 3D SPHARM Surfaces Registration on Cell B.E. ProcessorImplementing 3D SPHARM Surfaces Registration on Cell B.E. Processor
Implementing 3D SPHARM Surfaces Registration on Cell B.E. Processor
 
8086 labmanual
8086 labmanual8086 labmanual
8086 labmanual
 
8086 labmanual
8086 labmanual8086 labmanual
8086 labmanual
 
09_Practical Multicore programming
09_Practical Multicore programming09_Practical Multicore programming
09_Practical Multicore programming
 
ใบความรู้ที่ 9 เรื่อง เครือข่ายคอมพิวเตอร์
ใบความรู้ที่ 9  เรื่อง  เครือข่ายคอมพิวเตอร์ใบความรู้ที่ 9  เรื่อง  เครือข่ายคอมพิวเตอร์
ใบความรู้ที่ 9 เรื่อง เครือข่ายคอมพิวเตอร์
 
MSc Presentation
MSc PresentationMSc Presentation
MSc Presentation
 
11.performance evaluation of geometric active contour (gac) and enhanced geom...
11.performance evaluation of geometric active contour (gac) and enhanced geom...11.performance evaluation of geometric active contour (gac) and enhanced geom...
11.performance evaluation of geometric active contour (gac) and enhanced geom...
 
Performance evaluation of geometric active contour (gac) and enhanced geometr...
Performance evaluation of geometric active contour (gac) and enhanced geometr...Performance evaluation of geometric active contour (gac) and enhanced geometr...
Performance evaluation of geometric active contour (gac) and enhanced geometr...
 
Text Rendering Tech
Text Rendering TechText Rendering Tech
Text Rendering Tech
 
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิกการสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
 
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิกการสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
 
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิกการสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
 
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิกการสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
 
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิกการสอนครั้งที่ 2   intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
การสอนครั้งที่ 2 intro ความรู้เบื้องต้นเกี่ยวกับคอมพิวเตอร์กราฟิก
 
Matlab Intro
Matlab IntroMatlab Intro
Matlab Intro
 
الباب الثالث
الباب الثالثالباب الثالث
الباب الثالث
 
MATHEON Center Days: Index determination and structural analysis using Algori...
MATHEON Center Days: Index determination and structural analysis using Algori...MATHEON Center Days: Index determination and structural analysis using Algori...
MATHEON Center Days: Index determination and structural analysis using Algori...
 
Summary of My Research
Summary of My ResearchSummary of My Research
Summary of My Research
 
Time Machine session @ ICME 2012 - DTW's New Youth
Time Machine session @ ICME 2012 - DTW's New YouthTime Machine session @ ICME 2012 - DTW's New Youth
Time Machine session @ ICME 2012 - DTW's New Youth
 
Tms320 f2812
Tms320 f2812Tms320 f2812
Tms320 f2812
 

More from Shinya Takamaeda-Y

オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステムオープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステムShinya Takamaeda-Y
 
DNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモ
DNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモDNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモ
DNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモShinya Takamaeda-Y
 
ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発
ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発
ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発Shinya Takamaeda-Y
 
Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学)
Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学)Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学)
Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学)Shinya Takamaeda-Y
 
Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...
Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...
Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...Shinya Takamaeda-Y
 
Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜)
Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜)Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜)
Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜)Shinya Takamaeda-Y
 
ゆるふわコンピュータ (IPSJ-ONE2017)
ゆるふわコンピュータ (IPSJ-ONE2017)ゆるふわコンピュータ (IPSJ-ONE2017)
ゆるふわコンピュータ (IPSJ-ONE2017)Shinya Takamaeda-Y
 
助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」
助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」
助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」Shinya Takamaeda-Y
 
PythonとVeriloggenを用いたRTL設計メタプログラミング
PythonとVeriloggenを用いたRTL設計メタプログラミングPythonとVeriloggenを用いたRTL設計メタプログラミング
PythonとVeriloggenを用いたRTL設計メタプログラミングShinya Takamaeda-Y
 
マルチパラダイム型高水準ハードウェア設計環境の検討
マルチパラダイム型高水準ハードウェア設計環境の検討マルチパラダイム型高水準ハードウェア設計環境の検討
マルチパラダイム型高水準ハードウェア設計環境の検討Shinya Takamaeda-Y
 
Pythonを用いた高水準ハードウェア設計環境の検討
Pythonを用いた高水準ハードウェア設計環境の検討Pythonを用いた高水準ハードウェア設計環境の検討
Pythonを用いた高水準ハードウェア設計環境の検討Shinya Takamaeda-Y
 
FPGA・リコンフィギャラブルシステム研究の最新動向
FPGA・リコンフィギャラブルシステム研究の最新動向FPGA・リコンフィギャラブルシステム研究の最新動向
FPGA・リコンフィギャラブルシステム研究の最新動向Shinya Takamaeda-Y
 
PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク (FPGAX #05)
PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク (FPGAX #05)PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク (FPGAX #05)
PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク (FPGAX #05)Shinya Takamaeda-Y
 
メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発
メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発
メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発Shinya Takamaeda-Y
 
PyCoRAM: Yet Another Implementation of CoRAM Memory Architecture for Modern F...
PyCoRAM: Yet Another Implementation of CoRAM Memory Architecture for Modern F...PyCoRAM: Yet Another Implementation of CoRAM Memory Architecture for Modern F...
PyCoRAM: Yet Another Implementation of CoRAM Memory Architecture for Modern F...Shinya Takamaeda-Y
 
むかし名言集bot作りました!
むかし名言集bot作りました!むかし名言集bot作りました!
むかし名言集bot作りました!Shinya Takamaeda-Y
 
APGAS言語X10を用いたオンチップネットワークシミュレーションの並列化
APGAS言語X10を用いたオンチップネットワークシミュレーションの並列化APGAS言語X10を用いたオンチップネットワークシミュレーションの並列化
APGAS言語X10を用いたオンチップネットワークシミュレーションの並列化Shinya Takamaeda-Y
 
Mapping Applications with Collectives over Sub-communicators on Torus Network...
Mapping Applications with Collectives over Sub-communicators on Torus Network...Mapping Applications with Collectives over Sub-communicators on Torus Network...
Mapping Applications with Collectives over Sub-communicators on Torus Network...Shinya Takamaeda-Y
 

More from Shinya Takamaeda-Y (18)

オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステムオープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
 
DNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモ
DNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモDNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモ
DNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモ
 
ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発
ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発
ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発
 
Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学)
Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学)Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学)
Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学)
 
Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...
Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...
Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...
 
Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜)
Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜)Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜)
Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜)
 
ゆるふわコンピュータ (IPSJ-ONE2017)
ゆるふわコンピュータ (IPSJ-ONE2017)ゆるふわコンピュータ (IPSJ-ONE2017)
ゆるふわコンピュータ (IPSJ-ONE2017)
 
助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」
助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」
助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」
 
PythonとVeriloggenを用いたRTL設計メタプログラミング
PythonとVeriloggenを用いたRTL設計メタプログラミングPythonとVeriloggenを用いたRTL設計メタプログラミング
PythonとVeriloggenを用いたRTL設計メタプログラミング
 
マルチパラダイム型高水準ハードウェア設計環境の検討
マルチパラダイム型高水準ハードウェア設計環境の検討マルチパラダイム型高水準ハードウェア設計環境の検討
マルチパラダイム型高水準ハードウェア設計環境の検討
 
Pythonを用いた高水準ハードウェア設計環境の検討
Pythonを用いた高水準ハードウェア設計環境の検討Pythonを用いた高水準ハードウェア設計環境の検討
Pythonを用いた高水準ハードウェア設計環境の検討
 
FPGA・リコンフィギャラブルシステム研究の最新動向
FPGA・リコンフィギャラブルシステム研究の最新動向FPGA・リコンフィギャラブルシステム研究の最新動向
FPGA・リコンフィギャラブルシステム研究の最新動向
 
PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク (FPGAX #05)
PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク (FPGAX #05)PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク (FPGAX #05)
PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク (FPGAX #05)
 
メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発
メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発
メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発
 
PyCoRAM: Yet Another Implementation of CoRAM Memory Architecture for Modern F...
PyCoRAM: Yet Another Implementation of CoRAM Memory Architecture for Modern F...PyCoRAM: Yet Another Implementation of CoRAM Memory Architecture for Modern F...
PyCoRAM: Yet Another Implementation of CoRAM Memory Architecture for Modern F...
 
むかし名言集bot作りました!
むかし名言集bot作りました!むかし名言集bot作りました!
むかし名言集bot作りました!
 
APGAS言語X10を用いたオンチップネットワークシミュレーションの並列化
APGAS言語X10を用いたオンチップネットワークシミュレーションの並列化APGAS言語X10を用いたオンチップネットワークシミュレーションの並列化
APGAS言語X10を用いたオンチップネットワークシミュレーションの並列化
 
Mapping Applications with Collectives over Sub-communicators on Torus Network...
Mapping Applications with Collectives over Sub-communicators on Torus Network...Mapping Applications with Collectives over Sub-communicators on Torus Network...
Mapping Applications with Collectives over Sub-communicators on Torus Network...
 

FPGAによるメニーコアシミュレータScalableCoreシステムの正当性検証

  • 1.
  • 2. n  l  l  •  • 
  • 3. Intel Single Chip Cloud Computer 48 cores (x86) TILERA TILE-Gx100 100 cores (MIPS)
  • 4. n  l  Off chip main memory Off chip main memory Mem. Node Page (0,0) buffer Y- Many-core processor chip INCC Memory Path Path Path Comp. Node Node Node Node Node (X,Y) Core (0,0) (1,0) (2,0) (M,0) Router X+ Path Comp. Comp. Comp. Node INCC Node Node Node Node Memory (0,1) (1,1) (2,1) (M,1) (b) Y+ X- Router X+ Path Comp. Comp. Comp. Y- Node Node Node Node (0,2) (1,2) (2,2) (M,2) Path Node (a) Y+ (X,Y) Path Comp. Comp. Comp. Node Node Node Node X- Router X+ (0,N) (1,N) (2,N) (M,N) (c) Y+
  • 5. n  l  Reality Difficulty to construct
  • 6. n  l  •  •  • 
  • 7. n  l  •  l  • 
  • 8. n  l  l  •  –  •  – 
  • 9. n  l  n  l  •  l  •  •  –  – 
  • 10. n  l  l  l  l  Off chip main memory Off chip main memory Mem. Node Page (0,0) buffer Y- Many-core processor chip INCC Memory Path Path Path Comp. Node Node Node Node Node (X,Y) Core (0,0) (1,0) (2,0) (M,0) Router X+ Path Comp. Comp. Comp. Node INCC Node Node Node Node Memory (0,1) (1,1) (2,1) (M,1) (b) Y+ X- Router X+ Path Comp. Comp. Comp. Y- Node Node Node Node (0,2) (1,2) (2,2) (M,2) Path Node (a) Y+ (X,Y) Path Comp. Comp. Comp. Node Node Node Node X- Router X+ (0,N) (1,N) (2,N) (M,N) (c) Y+
  • 11. n  n  n  l  l  l  l  l 
  • 12. n  l  l  l  l  l  l  l  • 
  • 13. n  l  •  n  l  l  l 
  • 14. n  l  l  •  n  l  •  l  • 
  • 15. volatile static int start_flag = 0; n  volatile int end_flag [RANKY_MAX][RANKX_MAX]; void send_startflag(int rank) { int rank_x, rank_y; rank_x = getidx(rank); l  rank_y = getidy(rank); int dst,x,y; for(y=1;y<=max_rank_y;y++){ for(x=1;x<=max_rank_x;x++){ end_flag[y-1][x-1] = 0; l  } } for(x=1;x<=rank_x;x++){ for(y=1;y<=rank_y;y++){ if(x==1 && y==1) continue; setidxy(&dst, x, y); MC_dma_put_4b(dst, (int *)&start_flag, 1); } } } void wait_startflag() { while(!start_flag); }
  • 16. Node Node Node Node (0,1) (1,1) (2,1) (3,1) Node Node Node Node (0,2) (1,2) (2,2) (3,2) Node Node Node Node (0,3) (1,3) (2,3) (3,3)
  • 17. n  time Node 0 0 1 2 3 4 5 6 7 8 9 10 11 Node 1 0 1 2 3 4 5 6 7 8 9 10 11 Node 2 0 1 2 3 4 5 6 7 8 9 10 11
  • 18. n  l  n  l  •  l  •  l  •  l  • 
  • 19. n  l  l  l  •  B-3C< B<=D=2D7E(57)8B(A+F=57)BG*<: L-AA757*+-=D)M=+7 HIID-<=+-(* !"#! $#% &#& %#% !"#! $#% &#& %#% !"#! $#% &#& %#% '()*(+,-*. !/0 !$1 !$$ !"% !/0 !$1 !$$ !"% "J"""K "J"""K "J"""K "J"""K 2(++(345-.,+)+()6('78!9!: %!/ %!/ %!& !$1 %!0 %!0 %!& !1" !J01@K !J01@K "J"""K %J$1/K 33;<=*(*>)1" 4 4 &$1?!! 1/0&"/ 4 4 &$1?!! 1/0&"0 4 4 "J"""K "J""!K 33;<=*(*>)!%" 4 4 %&%@%@! /?!&%&1 4 4 %&%@%0? /?!&%&1 4 4 "J"""K "J"""K 33;<=*(*>)!0" 4 4 ?&$?@"1 !$/&@&%% 4 4 ?&$?@"1 !$/&@&&0 4 4 "J"""K "J"""K 5=*'(3)+5=AA-< !!011%% 0$?@!? ?&@/?% 100/%& !!0"!?% 01$$!1 ?$/1@$ 100/%1 4"J$//K "J001K %J"$@K "J"""K
  • 20. n  B-0C; B;<D</D4E(24)5F<2'G<24)BH*;7 M-AA424*+-<D)N<+4 IJJD-;<+-(* !"#! $#% &#& %#% !"#! $#% &#& %#% !"#! $#% &#& %#% '()*(+,-*. &$ &$ &$ &$ &$ &$ &$ &$ "K"""L "K"""L "K"""L "K"""L /(++(012-.,+)+()3('45!6!7 !"$ !"! !"! 89 !"$ !"! !"! 89 "K"""L "K"""L "K"""L "K"""L 00:;<*(*=)>" 1 1 &$>$&! >?@%&& 1 1 &$>$&! >?@%&& 1 1 "K"""L "K"""L 00:;<*(*=)!%" 1 1 %&%8!"9 ?9!&!$9 1 1 %&%8!"9 ?9!&!$9 1 1 "K"""L "K"""L 00:;<*(*=)!@" 1 1 9&$99&? !$?&8%?9 1 1 9&$99&? !$?&8%?9 1 1 "K"""L "K"""L 2<*'(0)+2<AA-; !!8!@%% @98?@" 9?!8&? >@@&$& !!8!@%% @98?@" 9?!8&? >@@&$& "K"""L "K"""L "K"""L "K"""L
  • 21. n  l  l  •  •  n  n  l  l