Architettura degli elaboratori

582 views

Published on

0 Comments
0 Likes
Statistics
Notes
  • Be the first to comment

  • Be the first to like this

No Downloads
Views
Total views
582
On SlideShare
0
From Embeds
0
Number of Embeds
49
Actions
Shares
0
Downloads
12
Comments
0
Likes
0
Embeds 0
No embeds

No notes for slide

Architettura degli elaboratori

  1. 1. Architetturadegli elaboratori
  2. 2. I blocchi fondamentali dell’elaboratore Memoria Unità Unità ingresso uscita Unità elaborazione 2
  3. 3. I blocchi fondamentali dell’elaboratoreMemoria Memoria Memoriacentrale di massa (RAM) (dischi) Unità Unità ingresso uscita Unità elaborazione 3
  4. 4. I chip fondamentali MicroprocessoreMemoria centrale - RAM 4
  5. 5. Microprocessore• Un microprocessore (sovente abbreviato come P) è un chip che realizza le funzioni di una “central processing unit (CPU)” in un computer o in un sistema digitale 5
  6. 6. CPU (Central Processing Unit) Unità di Unità di Unità didecodifica gestione gestioneistruzioni indirizzi BUS ALU Registro Unità di controllo 6
  7. 7. Microprocessore ABUSUnità di DBUSgestione BUS CBUS 7
  8. 8. I Bus (sistema circolatorio del PC) 8
  9. 9. Dispositivi periferici DatiInterfaccia(controller) Controll o 9
  10. 10. Unità di input/output• Trasformano informazioni dal mondo umano a quello del computer e viceversa: - umano = diversi tipi di segnali fisici, analogici, asincroni - computer = segnali solo elettronici, digitali, sincroni 10
  11. 11. CPU Registri(Memoria locale) Unità aritmetica (ALU) Unità di controllo 11
  12. 12. Registri• Elementi di memoria locale usati per conservare temporaneamente dei dati (es. risultati parziali).• Pochi (8...128)• Dimensione di una word (8...64 bit) 12
  13. 13. Unità operativa• Svolge tutte le elaborazioni richieste (aritmetiche, logiche, grafiche, ...).• E’ composta di: - ALU - flag - registri 13
  14. 14. ALU (Arithmetic-Logic Unit)• Svolge tutti i calcoli (aritmetici e logici)• Solitamente composta da circuiti combinatori 14
  15. 15. Unità di controllo• E’ il cervello dell’elaboratore: - in base al programma fornitole ... - ed allo stato di tutte le unità ... - decide l’operazione da eseguire ... - ed emette gli ordini relativi 15
  16. 16. CPU e FPU• Central Processing Unit (CPU): - CPU = UO + UC - microprocessore (mP) = CPU + “frattaglie”• Floating Point Unit (FPU): - UO dedicata ai numeri reali - alias “coprocessore matematico” 16
  17. 17. Memoria 17
  18. 18. Memoria• Memorizza i dati e le istruzioni necessarie all’elaboratore per operare.• Caratteristiche: - indirizzamento - parallelismo - accesso (sequenziale o casuale) 18
  19. 19. Indirizzamento• La memoria è organizzata in celle (mimima unità accessibile direttamente). Ad ogni cella di memoria è associato un indirizzo (numerico) per identificarla univocamente. 1 7 2 5 8 3 6 9 19
  20. 20. Parallelismo• Ogni cella di memoria contiene una quantità fissa di bit: - identica per tutte le celle (di una certa unità di memoria) - accessibile con un’unica istruzione - è un multiplo del byte - minimo un byte (tipicamente una word per la memoria principale a supporto dellUO) 20
  21. 21. Memoria interna• All’interno dell’elaboratore• E` allo stato solido (chip)• Solitamente è volatile• Veloce (nanosecondi, 10-9s)• Quantità limitata (qualche GB)• Non rimovibile• Costosa (0.1 € / MB) 21
  22. 22. Memoria esterna• All’esterno dell’elaboratore• Talvolta rimovibile• Non elettronica (es. magnetica)• Permanente• Lenta (millisecondi, 10-3 s)• Grande quantità (qualche TB)• Economica (0.1 € / GB) 22
  23. 23. Memoria RAM (Random Access Memory)• Circuiti integrati• Il tempo di accesso è costante (indipendente dalla cella scelta)• Ta = costante• Ormai sinonimo di memoria interna volatile casuale a lettura e scrittura 23
  24. 24. La memoria RAMI bit li voglio nella RAM Contengo i dati ed i programmi in esecuzione 24
  25. 25. La memoria centraleSistema Operativo RAM Programmi RAM Memoria Video RAM videoProgramma d’avvio (boot program) ROM 25
  26. 26. Memoria RAM• Le memorie RAM possono essere di due tipi - SRAM: RAM statiche • Veloci (10 ns) • Minor impaccamento • Elevato costo per bit - DRAM: RAM dinamiche • Meno veloci (60 ns) • Maggior impaccamento (64 Mbit/chip) • Minor costo per bit 26
  27. 27. La Famiglia delle DRAM• EDO RAM EDO RAM• BEDO RAM• SD RAM• DDR2 - DDR3• DRAM (Rambus RAM) DDR2Rambus DDR3 27
  28. 28. Le schede delle DRAM• SIMM SIMM single in-line memory modules canale di trasferimento a 32 bit• DIMM dual in-line memory modules canale di trasferimento a 32 bit DIMM• RIMM Rambus in-line memory module RIMM 28
  29. 29. Memoria ROM (Read-Only Memory)• E’ un concetto (memorie a sola lettura ) … ma anche una classe di dispositivi allo stato solido (memorie a prevalente lettura = molto più veloce o facile della scrittura).• ROM - dati scritti in fabbrica• PROM (Programmable ROM) - dati scritti dall’utente tramite un apparecchio speciale (programmatore) 29
  30. 30. Memoria ROM (Cont.)• EPROM (Erasable PROM) - PROM cancellabile tramite UV• EAROM (Electrically Alterable ROM) - PROM cancellabile tramite circuito elettronico speciale• EEPROM, E2PROM (Electrically Erasable PROM) - scrivibile/cancellabile mediante specifiche istruzioni mentre è installata sul sistema• Flash memory - EEPROM veloce nella cancellazione (un blocco/tutta invece di un byte alla volta) 30
  31. 31. Unità di controllo• E’ il cuore dell’elaboratore: - in base al programma fornitole ... - ed allo stato di tutte le unità ... - decide l’operazione da eseguire ... - ed emette gli ordini relativi 31
  32. 32. Unità di controllo: schema funzionale PC M IR logica di stato controllo comandi 32
  33. 33. ’ Componenti dell’UC• PC (Program Counter) registro che indica sempre l’indirizzo della cella di memoria che contiene la prossima istruzione da eseguire• IR (Instruction Register) registro che memorizza temporaneamente l’operazione corrente da eseguire• Logica di controllo interpreta il codice macchina in IR per decidere ed emette gli ordini che le varie unità devono eseguire 33
  34. 34. ’ Esecuzione di un’istruzione• Tre fasi distinte: - fetch IR ¬ M [ PC ] PC ¬ PC + 1 - decode ordini ¬ decode(IR) - execute ready? go! 34
  35. 35. Ciclo base di un elaboratore Preleva una istruzione dalla memoria centrale Interpreta l’istruzione Esegue l’istruzione 35

×