Successfully reported this slideshow.
We use your LinkedIn profile and activity data to personalize ads and to show you more relevant ads. You can change your ad preferences anytime.
1
MPSoCのPLの性能について
小野
2
MPSoCとZYNQのリソース比較
● MPSoC
– U2EG ~ ZU19EG
– 10万ロジックセル ~ 104万ロジックセル
– DSPスライス 240 ~ 3528
– Block RAM+UltraRAM 5.3Mb ~ 70....
3
Vivado HLSでMPSoCとZYNQの
PL性能を比較する
● AXI4 Stream版のラプラシアンフィルタ処理を
C言語実装
● Vivado HLSで合成して動作周波数を調べる
● MPSoCとZYNQの最大動作周波数の違いを比...
4
ラプラシアンフィルタの
C++ソースコード
● AXI4 Stream入出力
● Xilinx社のビデオDMA用IPのAXI VDMA用の
AXI4 Streamプロトコルを実装
– userが1の時に画像フレームがスタート
– 水平掃引の...
5
Zynq(ZYBO)の性能
● Digilent社のZYBOボード
● Zynq-7010 xc7z010clg400-1
● 800 x 600のSVGA画像のラプラシアンフィルタ
処理
● 限界は6.88 ns、145MHz
6
MPSoCの性能
● xczu9eg-ffvb1156-i-EVAL
● 800 x 600のSVGA画像のラプラシアンフィルタ
処理
● 限界は、4.53 ns、221MHz
● 221MHz/145MHz = 1.52倍 MPSoCの方...
7
ZynqとMPSoCの性能を比較
(Vivadoでインプリメント)
● Vivado HLSで作製したAXI4 Stream版のラプラ
シアンフィルタをVivadoでインプリメント
● Vivado HLSで設定した動作周波数で動作する
か...
8
ラプラシアンフィルタ回路
(Zynq)
9
インプリメント結果
(Zynq)
● タイミング制約
– create_clock -period 6.800 -name axi_clk
-waveform {0.000 3.400} [get_ports AXI_aclk]
– 動作周...
10
ラプラシアンフィルタ回路
(MPSoC)
11
インプリメント結果
● タイミング制約
– create_clock -period 3.000 -name axi_clk
-waveform {0.000 1.500} [get_ports AXI_aclk]
– 333MHz
● ...
12
ZynqとMPSoC のVivado HLSのIP
を使用した性能比較
● Vivado HLSの予測動作周波数比較
– Zynq:145MHz、 MPSoC:221MHz
– MPSoC/Zynq = 1.52倍
● Vivadoでのイ...
Upcoming SlideShare
Loading in …5
×

MPSoCのPLの性能について

1,973 views

Published on

2016年2月20日に行われた「ZynqMP勉強会」の資料です。
Zynq-7000とZynq MPSoCに付いてPLの性能をラプラシアンフィルタのCソースコードでVivado HLS 2015.4での性能を比較します。IP化したラプラシアンフィルタIPをVivado 2015.4でインプリメントした結果を比較します。

Published in: Technology
  • サポート用のブログを書きました。 http://marsee101.blog19.fc2.com/blog-entry-3402.html
       Reply 
    Are you sure you want to  Yes  No
    Your message goes here
  • すいません。メインループのパイプライン段数が間違っていたので、修正しました。
       Reply 
    Are you sure you want to  Yes  No
    Your message goes here

MPSoCのPLの性能について

  1. 1. 1 MPSoCのPLの性能について 小野
  2. 2. 2 MPSoCとZYNQのリソース比較 ● MPSoC – U2EG ~ ZU19EG – 10万ロジックセル ~ 104万ロジックセル – DSPスライス 240 ~ 3528 – Block RAM+UltraRAM 5.3Mb ~ 70.6Mb ● ZYNQ – 2.8万ロジックセル ~ 44万ロジックセル – DSPスライス 80 ~ 2020 – Block RAM 1.92Mb ~ 25.6Mb
  3. 3. 3 Vivado HLSでMPSoCとZYNQの PL性能を比較する ● AXI4 Stream版のラプラシアンフィルタ処理を C言語実装 ● Vivado HLSで合成して動作周波数を調べる ● MPSoCとZYNQの最大動作周波数の違いを比べ る
  4. 4. 4 ラプラシアンフィルタの C++ソースコード ● AXI4 Stream入出力 ● Xilinx社のビデオDMA用IPのAXI VDMA用の AXI4 Streamプロトコルを実装 – userが1の時に画像フレームがスタート – 水平掃引の最後のデータと同時にlastが1になる ● 最高?の性能が出るように最適化されている (はず。。。) ● ZynqとMPSoCは全く同じC++ソースコードを 使用
  5. 5. 5 Zynq(ZYBO)の性能 ● Digilent社のZYBOボード ● Zynq-7010 xc7z010clg400-1 ● 800 x 600のSVGA画像のラプラシアンフィルタ 処理 ● 限界は6.88 ns、145MHz
  6. 6. 6 MPSoCの性能 ● xczu9eg-ffvb1156-i-EVAL ● 800 x 600のSVGA画像のラプラシアンフィルタ 処理 ● 限界は、4.53 ns、221MHz ● 221MHz/145MHz = 1.52倍 MPSoCの方が性能 が良い ● メインループのパイプライン段数 – Zynq ー 13段 – MPSoC ー 12段
  7. 7. 7 ZynqとMPSoCの性能を比較 (Vivadoでインプリメント) ● Vivado HLSで作製したAXI4 Stream版のラプラ シアンフィルタをVivadoでインプリメント ● Vivado HLSで設定した動作周波数で動作する か?を確かめた
  8. 8. 8 ラプラシアンフィルタ回路 (Zynq)
  9. 9. 9 インプリメント結果 (Zynq) ● タイミング制約 – create_clock -period 6.800 -name axi_clk -waveform {0.000 3.400} [get_ports AXI_aclk] – 動作周波数147MHz ● インプリメント結果 – 余裕を換算すると149MHz
  10. 10. 10 ラプラシアンフィルタ回路 (MPSoC)
  11. 11. 11 インプリメント結果 ● タイミング制約 – create_clock -period 3.000 -name axi_clk -waveform {0.000 1.500} [get_ports AXI_aclk] – 333MHz ● インプリメント結果  – 333MHzではわずかに届かなかったが330MHzでは 大丈夫そう
  12. 12. 12 ZynqとMPSoC のVivado HLSのIP を使用した性能比較 ● Vivado HLSの予測動作周波数比較 – Zynq:145MHz、 MPSoC:221MHz – MPSoC/Zynq = 1.52倍 ● Vivadoでのインプリメント結果の動作周波数の 比較 – Zynq:149MHz、 MPSoC:330MHz – MPSoC/Zynq = 2.21倍

×