Marisa sidang terbuka ver 0.3

970 views

Published on

Presentasi di Sidang Terbuka 22 September 2012

Published in: Education
  • Be the first to comment

  • Be the first to like this

Marisa sidang terbuka ver 0.3

  1. 1. Arsitektur Unit Pengali Composite Field Kombinasi MH-KOA untuk Elliptic Curve Cryptography Marisa W. Paryasto 33207002 Promotor : Prof. Dr. Ir. Kuspriyanto Ko-Promotor1 : Dr. Ir. Sarwono Sutikno Ko-Promotor2 : Arif Sasongko, ST., MSc., PhD Sidang Terbuka 22 September 2012Saturday, September 22, 2012 1
  2. 2. Kriptografi “Cryptography : noncommunicating communication” - Tuntutan kriptografi: ‣ reliability (cryptograms musti be decipherable without ambiguity, without delay, and without error) ‣ security and rapiditySaturday, September 22, 2012 2
  3. 3. Sejarah Kriptografi classic cryptography: modern cryptography: millitary digital communication confined to the art of designing concerned with the rigorous analysis of any system which should and breaking encryption schemes (or ``secrecy codes) withstand malicious attempts to abuse itSaturday, September 22, 2012 3
  4. 4. Mengapa dibutuhkan kriptografi information technology ubiquitous communication pervasive information constrained devicesSaturday, September 22, 2012 4
  5. 5. TaksonomiSaturday, September 22, 2012 5
  6. 6. Symmetric Encryption Asymmetric EncryptionSaturday, September 22, 2012 6
  7. 7. Kriptografi Kurva Eliptik (Elliptic Curve Cryptography/ECC) ‣ Diperkenalkan secara terpisah oleh Victor Miller dan Neal Koblitz pada tahun 1985 ‣ ECC diajukan sebagai alternatif dari algoritma enkripsi kunci-publik yang sudah ada, yaitu RSA ‣ Semua skema pada ECC adalah kunci publik, dan didasarkan pada kesulitan memecahkan masalah logaritma diskrit kurva eliptik (ECDLP)Saturday, September 22, 2012 7
  8. 8. Mengapa ECC ‣ Dibandingkan dengan RSA : ukuran kunci yang lebih pendek untuk tingkat keamanan yang sama. ‣ Lebih sedikit operasi, waktu enkripsi lebih cepat, lebih sedikit transistor untuk implementasi pada perangkat keras Ch: Implementasi ECC 155-bit menggunakan 11,000 transistor sedangkan RSA 512-bit menggunakan 50,000. ‣ Lebih hemat tempat penyimpanan, daya, memori, dan seringkali lebih sedikit bandwidth dibandingkan sistem kunci publik yang lain ‣ ECC adalah kriptosistem yang unggul namun memiliki struktur yang kompleks sehingga membutuhkan desain arsitektur, pemilihan parameter dan teknik implementasi yang tepatSaturday, September 22, 2012 8
  9. 9. Implementasi ECC ‣ OpenSSL ‣ Smart cards (MasterCard, Certicom, Digital Signature Trust Co., GlobeSet) ‣ PDA (Personal Digital Assistant) ‣ PC (Personal Computer) ‣ Instant messaging (ICQ, MSN), e-mail clients (Microsoft Outlook, Outlook Express) ‣ Embedded devices ‣ Blackberry devices (ECC-521 bit)Saturday, September 22, 2012 9
  10. 10. Elliptic Curve Cryptography ‣ Perkalian titik Q = kP ‣ Penjumlahan dan penggandaan titik berulang: 9P = 2(2(2P)) + P ‣ Operasi kunci publik: Q(x,y) = kP(x,y) ‣ Q = kunci publik P = titik awal (parameter kurva) k = kunci privat n = orde dari P ‣ Kurva eliptik logaritma diskrit: jika diberikan kunci publik kP, cari kunci privat kSaturday, September 22, 2012 10
  11. 11. Ruang Masalah seputar ECCSaturday, September 22, 2012 11
  12. 12. Riset TerkaitSaturday, September 22, 2012 12
  13. 13. Arsitektur implementasi ECCSaturday, September 22, 2012 13
  14. 14. Motivasi Riset 1. Menyederhanakan operasi yang sering digunakan sehingga meningkatkan kinerja secara keseluruhan. 2. Mendesain arsitektur pengali di lapangan hingga yang efisien untuk implementasi ECC. 3. Mengembangkan suatu arsitektur pengali pada lapangan hingga dengan menggabungkan arsitektur hybrid Mastrovito, teknik pengali Karatsuba-Ofman dan look-up table yang menghasilkan arsitektur baru yang efisien untuk implementasi ECC.Saturday, September 22, 2012 14
  15. 15. Pendekatan 1. Menyederhanakan operasi menjadi sub-operasi yang lebih kecil 2. Mengkombinasikan operasi serial dan paralel 3. Melakukan proses rekursif sehingga area lebih kecil 4. Menggunakan look-up table sehingga proses lebih cepatSaturday, September 22, 2012 15
  16. 16. Premis 1. Representasi lapangan komposit memungkinkan operasi-operasi di lapangan hingga dilakukan dalam sub- operasi yang lebih kecil 2. Gabungan arsitektur paralel dan serial baik untuk memproses data dalam representasi lapangan komposit 3. Mengurangi jumlah operasi yang sering dilakukan akan mengurangi kompleksitas waktu dan/atau areaSaturday, September 22, 2012 16
  17. 17. Hipotesis 1. Kombinasi pengali hybrid serial-paralel MH, KOA, look- up table (LUT) pada lapangan komposit, menghasilkan desain arsitektur pengali yang memiliki kinerja yang baik 2. Mengunakan lapangan komposit pada gabungan arsitektur paralel dan serial memungkinkan untuk memotong proses perkalian menjadi bit yang lebih pendek sehingga dapat mengkompromikan kompleksitas area dengan kompleksitas waktu sehingga dapat disesuaikan dengan spesifikasi sumberdaya yang tersediaSaturday, September 22, 2012 17
  18. 18. Percobaan dengan 299bit ‣ Merupakan panjang bit yang dianggap memiliki kompleksitas yang cukup untuk menunjukkan kinerja arsitektur pengali yang dirancang ‣ Untuk menghindari serangan Pohlig-Hellman dan Pollard’s rho pada ECDLP, #E(Fq) dapat dibagi oleh bilangan prima n yang sangat besar. Minimum bit yang dibutuhkan adalah n > 2160 ‣ Merupakan perkalian dari dua buah bilangan prima (13 dan 23) yang saling prima sehingga memudahkan operasi matematika ‣ Memiliki representasi pada ONB1/ONB2 sehingga memungkinkan konversi ke basis lain untuk eksplorasi lebih jauh ‣ Panjang bit 13 atau 23 pada lapangan dasar memiliki panjang yang cukup untuk menunjukkan kinerja dari KOASaturday, September 22, 2012 18
  19. 19. Composite Field ‣ Suatu GF(2k) mempunyai lapangan isomorfis GF((2n)m) dimana k = n.m ‣ Suatu elemen pada GF(212) dapat dituliskan sebagai A=a11x11+...+a1x+0 ‣ Sedangkan suatu elemen pada GF((23)4) dituliskan sebagai A = a3x3 + a2x2 + a1x + a0 dimana a3, a2, a1 dan a0 ∈ GF(23) ‣ Sebagai contoh pada disertasi ini digunakan GF((213)23)Saturday, September 22, 2012 19
  20. 20. Composite FieldSaturday, September 22, 2012 20
  21. 21. Mastrovito Hybrid Multiplier ‣ Gabungan pengali bit serial dan bit paralel ‣ Matriks pengali sekaligus reduksi (23x23 dengan setiap entri sepanjang 13 bit) ‣ GF(q^r), q = 2^s (pada disertasi ini r = m, s = n) ‣ Serupa dengan pengali MSR, tapi semua operasi koefisien dilakukan di dalam GF (q) dengan lebar data sebesar s-bitSaturday, September 22, 2012 21
  22. 22. Paar Multiplier (KOA - Mastrovito) ‣ Modul penjumlah GF(2^n) adalah penjumlah n paralel mod 2 ‣ Modul pengali GF(2^n) adalah pengali Mastrovito standarSaturday, September 22, 2012 22
  23. 23. KOA Mengurangi jumlah perkalian dari O(n^2) menjadi O(n^{log_{2} 3})Saturday, September 22, 2012 23
  24. 24. Perbandingan kompleksitas pengali klasik dengan Karatsuba-OfmanSaturday, September 22, 2012 24
  25. 25. Arsitektur Prosesor ECCSaturday, September 22, 2012 25
  26. 26. MH-KOA-LUT GF((2^13)^23) KOA KOA KOA KOA + + + + LUT LUT LUT LUTSaturday, September 22, 2012 26
  27. 27. Blok unit pengaliSaturday, September 22, 2012 27
  28. 28. Aliran data KOA+LUTSaturday, September 22, 2012 28
  29. 29. Proses perkalian dengan KOASaturday, September 22, 2012 29
  30. 30. Proses perkalian dengan LUTSaturday, September 22, 2012 30
  31. 31. Proses detil perkalian dengan KOASaturday, September 22, 2012 31
  32. 32. Rumus Kompleksitas MH-KOA-LUTSaturday, September 22, 2012 32
  33. 33. Kompleksitas Arsitektur PengaliSaturday, September 22, 2012 33
  34. 34. Perbandingan kompleksitas pengaliSaturday, September 22, 2012 34
  35. 35. Perbandingan KompleksitasSaturday, September 22, 2012 35
  36. 36. Perbandingan KompleksitasSaturday, September 22, 2012 36
  37. 37. Saturday, September 22, 2012 37
  38. 38. Waktu^2 vs AreaSaturday, September 22, 2012 38
  39. 39. Saturday, September 22, 2012 39
  40. 40. Saturday, September 22, 2012 40
  41. 41. Saturday, September 22, 2012 41
  42. 42. Saturday, September 22, 2012 42
  43. 43. Analisis Perbandingan Arsitektur Pengali 1.Arsitektur pengali yang diimplementasikan paralel akan dibatasi oleh area, arsitektur pengali yang diimplementasikan serial akan dibatasi oleh waktu, arsitektur pengali hybrid dapat mengkompromikan keterbatasan waktu dan area 2.Arsitektur yang menggunakan LUT akan mengalami kenaikan kompleksitas area secara eksponensial untuk bit yang semakin panjang. Karena itu penggunaan LUT perlu dibatasi.Saturday, September 22, 2012 43
  44. 44. Pemilihan Parameter MH-KOA-LUT 1. Untuk prioritas waktu, n > m 2. Untuk prioritas area, n < m 3. gcd(n, m) = 1 agar dapat dipilih polinom tak tereduksi dalam trinomial/pentanomial pada GF(2) 4. Variabel i (iterasi algoritma KOA) dipilih untuk menentukan l (panjang bit yang diproses dengan menggunakan LUT) untuk memilih konfigurasi area yang lebih ringkas.Saturday, September 22, 2012 44
  45. 45. Prosedur Perancangan Pengali Lapangan KompositSaturday, September 22, 2012 45
  46. 46. Kesimpulan 1. Menggabungkan arsitektur serial dan paralel dapat memberikan kompromi yang baik antara kompleksitas waktu dengan kompleksitas area. Arsitektur paralel memiliki kompleksitas area sebesar O(k2) sedangkan arsitektur serial memiliki kompleksitas waktu sebanyak O(k).Kompleksitas area O(k) untuk sebagian besar arsitektur paralel akan memiliki unit aritmetika yang sangat besar sehingga tidak dapat diimplementasikan untuk sebagian besar algoritma kunci-publik. 2. Penggunaan representasi lapangan komposit memiliki sifat yang sesuai dengan arsitektur gabungan serial dan paralel sehingga dapat mengatasi bit yang sangat panjang. Representasi komposit field GF((2n)m) dengan nm = k mengurangi jumlah clock untuk setiap operasi perkalian sebesar n = k/m.Saturday, September 22, 2012 46
  47. 47. Kesimpulan 3.Arsitektur pengali hybrid memiliki tingkat keteraturan (regularity) dan modularitas (modularity) yang tinggi sehingga memudahkan untuk implementasi VLSI. 4.Arsitektur pengali yang diusulkan memiliki variabel-variabel yang memudahkan untuk menyesuaikan dengan prioritas area atau prioritas waktu. Variabel n (panjang lapangan dasar GF(2m)) dan m (panjang lapangan perluasan GF((2n)m) dapat dipilih untuk menentukan prioritas area atau waktu. Variabel i (iterasi algoritma KOA) dipilih untuk menentukan l (panjang bit yang diproses dengan menggunakan LUT) untuk memilih konfigurasi area yang lebih ringkas.Saturday, September 22, 2012 47
  48. 48. Kontribusi 1. Desain arsitektur pengali yang memiliki prioritas area atau prioritas waktu 2. Perhitungan kinerja terhadap kompleksitas area, kompleksitas waktu dan kompleksitas total dalam AT2 3. Perbandingan kinerja dengan arsitektur pengali lain 4. Prosedur perancangan pengali lapangan hingga (finite field)Saturday, September 22, 2012 48
  49. 49. Tindak Lanjut 1. Penelitian lebih lanjut mengenai pengimplementasian arsitektur pengali ini pada basis selain basis polinom biner seperti misalnya normal basis (optimal normal basis tipe 1, optimal normal basis tipe 2, self-dual normal basis) dan polinom prima sehingga kemudian dapat disimpulkan arsitektur yang spesifik terhadap basis tertentu untuk mengoptimalkan keseluruhan sistem. 2. Mengaitkan desain arsitektur pengali MH-KOA dengan karakteristik fleksibilitas (f) dan waktu perancangan (T) sehingga dapat dihitung kinerja total pengali sebagai T x area x t2 x 1/f 3. Mengimplementasikan modul pengali lapangan komposit kombinasi MH-KOA pada kriptosistem lain seperti AESSaturday, September 22, 2012 49
  50. 50. Publikasi Jurnal Internasional 1. Marisa W. Paryasto, Kuspriyanto, Sarwono Sutikno, Arif Sasongko, Issues in Elliptic Curve Cryptography Implementation, Indonesian Journal of ICT and Internet Development, April 2009. 2. Marisa Paryasto, Budi Rahardjo, Fajar Yuliawan, Intan Muchtadi- Alamsyah, Kupriyanto, Composite Field Multiplier based on Look-Up Table for Elliptic Curve Cryptography Implementation, ITB Journal of Information and Communication Technology, Vol. 6 No. 1, 2012. Seminar Internasional 1. Budi Rahardjo, Marisa W. Paryasto, Software Cryptography Issues, International Conference on Rural Information and Communication Technology, May 2009 2. Intan Muchtadi-Alamsyah, Marisa W. Paryasto, Muhammad Hafiz Khusyairi, Finite Field Basis Conversion, International Conference on Mathematics, Statistics and their Applications, June 2009 3. Intan Muchtadi, Marisa W. Paryasto, Muhammad Hafiz Khusyairi, Finite Fields Basis Conversion and Its Implementation, Math and Sciences Open Conference Systems, ICCS 2009 4. Marisa Paryasto, Budi Rahardjo, Fajar Yuliawan, Intan Muchtadi- Alamsyah, Kuspriyanto, Composite Field Multiplier based on Look- Up Table for Elliptic Curve Cryptography Implementation, p.890-893, International Conference of Electrical Engineering and Informatics, 17- 19 July 2011Saturday, September 22, 2012 50
  51. 51. Publikasi Jurnal Nasional 1. Marisa W. Paryasto, Budi Rahardjo, Intan Detiena Muctadi, Muhamad Hafiz Khusyairi, Implementation of Polynomial Basis - Optimal Normal Basis I Conversion, Jurnal Ilmiah Teknik Komputer, June, 2009 2. Marisa W. Paryasto, Budi Rahardjo, Intan Detiena Muchtadi, Kuspriyanto, ECC Implementation with Composite Field, JURNAL ILMIAH ILMU KOMPUTER (JOURNAL OF COMPUTER SCIENCE), ISSN: 1412-9523, Maret 2011 Seminar Nasional 1. Marisa Paryasto, Budi Rahardjo, Intan Muchtadi-Alamsyah, Kuspriyanto, Rancangan Unit Aritmetika Finite Field Berbasis Composite Field, Munas Aptikom Politeknik Telkom, 2010 Dalam tahap penulisan: 1. Sarwono Sutikno, Arif Sasongko, Marisa Paryasto, Complexity Comparison of MH-KOA Composite Field Multiplier with Massey-Omura Multiplier, 2012 2. Marisa Paryasto, Kuspriyanto, Sarwono Sutikno, Arif Sasongko, Composite Field Multiplier Unit Architecture Combining MH-KOA for Elliptic Curve Cryptography, 2012 3. Kuspriyanto, Marisa Paryasto, Adaptive MultiPrecision Elliptic Curve Cryptosystem with Partial Encryption and Multilayer Plaintext, 2012.Saturday, September 22, 2012 51
  52. 52. SuplemenSaturday, September 22, 2012 52
  53. 53. Saturday, September 22, 2012 53
  54. 54. Saturday, September 22, 2012 54
  55. 55. Saturday, September 22, 2012 55
  56. 56. Saturday, September 22, 2012 56
  57. 57. Saturday, September 22, 2012 57
  58. 58. Hasil Percobaan 2. Kombinasi pengali hybrid serial-paralel MH, KOA dan look-up table (LUT) dan lapangan komposit terbukti menghasilkan desain arsitektur dengan kinerja yang baik dan tergolong pengali dengan kinerja yang unggul. 3. Arsitektur pengali yang diusulkan dapat mengkompromikan kompleksitas area dan kompleksitas waktu sehingga dapat menangani operasi dengan bit yang panjang.Saturday, September 22, 2012 58
  59. 59. Elliptic Curve Discrete Logarithm Problem (ECDLP) ‣ P & Q adalah titik-titik yang berada pada kurva eliptik sehingga k.P = Q, dimana k adalah skalar ‣ Jika diketahui P & Q, secara komputasi sulit untuk menghitung k, jika k adalah bilangan yang sangat besar. k adalah logaritma diskrit dari Q terhadap PSaturday, September 22, 2012 59
  60. 60. Pengali Lapangan HinggaSaturday, September 22, 2012 60
  61. 61. Level Desain *High-Level Synthesis - Introduction to Chip and System Design Daniel Gajski, Nikil Dutt, Allen Wu, Steve LinSaturday, September 22, 2012 61
  62. 62. Representasi Desain Level Behavioral Structural Physical Name Representation Representation Representation Processors Cabinets Spec. charts System Controllers Boards Flowcharts level Memories MCMs Algorithms Buses Chips ALUs Multipliers Chips Microarchitectural Register transfers MUXs Floorplans level Registers Module floorplans Memories Logic Boolean equations Gates Modules level Sequencers Flip-flops Cells Transistor layouts Circuit Transfer Transistors Wire segments level functions Connections Contacts *High-Level Synthesis - Introduction to Chip and System Design Daniel Gajski, Nikil Dutt, Allen Wu, Steve LinSaturday, September 22, 2012 62
  63. 63. Analisa SWOT Unit Pengali MH-KOA-LUT Positif Negatif S W Menggabungkan Penggunaan paralel LUT Internal dengan serial terlalu banyak akan memperbesar area O T Cocok digunakan Harus memilih untuk perkalian parameter- External dengan bit parameter yang sangat panjang cocokSaturday, September 22, 2012 63
  64. 64. Encrypt II Recommendations (2011) *www.keylength.comSaturday, September 22, 2012 64
  65. 65. FNISA Recommendations (2010) *www.keylength.comSaturday, September 22, 2012 65
  66. 66. Fact Sheet NSA Suite B Cryptography (2010) *www.keylength.comSaturday, September 22, 2012 66
  67. 67. BSI Recommendations (2011) *www.keylength.comSaturday, September 22, 2012 67
  68. 68. Percabangan KOA n/2 word-boundarySaturday, September 22, 2012 68
  69. 69. Verifikasi Arsitektur Pengali MH - KOA ‣ Verifikasi arsitektur yang dilakukan pada disertasi ini adalah dengan syarat correct by composition. ‣ Misalnya elemen/komponen/unit/arsitektur dari adder 2-bit (ADD2) sudah diverifikasi. Kemudian adder 2 bit ini digunakan untuk adder 4 bit menjadi ADD4. Pada komposisi pembuatan ADD4 itu maka ADD2 dianggap sudah valid sehingga fokus dilakukan pada penggabungan rangkaian. ‣ Demikian juga pada arsitektur yang diusulkan, operasi di lapangan komposit sudah diverifikasi [38], Mastrovito diverifikasi pada disertasi [13], dan KOA juga sudah diverifikasi pada Bab 2.6.7. ‣ Penggabungan dari komponen-komponen ini perlu diperiksa, namun tidak harus pada level implementasi. Arsitektur-arsitektur yang dibahas dalam disertasi ini juga tidak diverifikasi secara formal menggunakan formal method. Suatu rangkaian walaupun sudah diimplementasikan, belum tentu lolos verifikasi karena bisa saja rangkaian tersebut hanya benar untuk test vector tertentu, sedangkan menggunakan test vector lain tidak. Verifikasi de- ngan formal method akan menunjukkan kebenaran suatu rangkaian, namun pada disertasi ini tidak digunakan.Saturday, September 22, 2012 69
  70. 70. Jenis-jenis multiplier finite field *Hardware Implementation of Finite Field Arithmetic Deschamps, Imana, SutterSaturday, September 22, 2012 70
  71. 71. *Guide to Elliptic Curve Cryptography Hankerson, Menezes, VanstoneSaturday, September 22, 2012 71
  72. 72. Best known method for Public-key Running solving mathematical System times problem Integer Sub- Number field sieve factorization exponential Sub- Discrete logarithm Number field sieve exponential Elliptic curve Pollard-rho algorithm: square Fully discrete logarithm root of n exponentialSaturday, September 22, 2012 72
  73. 73. Doubling & Addition *Guide to Elliptic Curve Cryptography Hankerson, Menezes, VanstoneSaturday, September 22, 2012 73
  74. 74. Kompleksitas Area TotalSaturday, September 22, 2012 74
  75. 75. Kompleksitas Area Mastrovito-Hybrid (MH)Saturday, September 22, 2012 75
  76. 76. Kompleksitas Area KOASaturday, September 22, 2012 76
  77. 77. Kompleksitas Area LUTSaturday, September 22, 2012 77
  78. 78. Kompleksitas Area LFSRSaturday, September 22, 2012 78
  79. 79. Kompleksitas Area Register B dan CSaturday, September 22, 2012 79
  80. 80. Kompleksitas Area Matriks PSaturday, September 22, 2012 80
  81. 81. Perhitungan Kompleksitas WaktuSaturday, September 22, 2012 81
  82. 82. Perhitungan Kompleksitas TotalSaturday, September 22, 2012 82
  83. 83. Asumsi perhitungan gate dan transistor *technology-dependent Gerbang Jumlah Asumsi jumlah Logika transistor gerbang logika NAND 4 1 NOR 4 1 XNOR 4 1 AND 6 1.5 OR 6 1.5 XOR 6 1.5 Inverter 2 0.5 *Engineering Digital Design Richard F. TinderSaturday, September 22, 2012 83
  84. 84. D-Flipflop *Engineering Digital Design Richard F. TinderSaturday, September 22, 2012 84
  85. 85. LFSR *Engineering Digital Design Richard F. TinderSaturday, September 22, 2012 85
  86. 86. ROM *Engineering Digital Design Richard F. TinderSaturday, September 22, 2012 86
  87. 87. Algoritma Montgomery *Hardware Implementation of Finite Field Arithmetic Deschamps, Imana, SutterSaturday, September 22, 2012 87
  88. 88. Pengali Montgomery *Hardware Implementation of Finite Field Arithmetic Deschamps, Imana, SutterSaturday, September 22, 2012 88

×