U1 flip flop

9,934 views

Published on

Published in: Automotive
0 Comments
7 Likes
Statistics
Notes
  • Be the first to comment

No Downloads
Views
Total views
9,934
On SlideShare
0
From Embeds
0
Number of Embeds
4
Actions
Shares
0
Downloads
390
Comments
0
Likes
7
Embeds 0
No embeds

No notes for slide

U1 flip flop

  1. 1. Introducción a los sistemas secuenciales Unidad 1. Flip-Flop’s (Basculas Electrónicas)En este documento se hará la definición componentes electrónicos conocidoscomo flip-flop o basculas electrónicas, además de sus características y sus tiposmás representativos, y sus características de funcionamiento. 1
  2. 2. ¿QUÉ ENCONTRAREMOS EN ESTE DOCUMENTO?Conceptos generales ........................................................................................ 3 Introducción ....................................................................................................... 3 a. Flip-flop S-R .............................................................................................. 4 b. Flip-flop D disparado por flanco ................................................................ 6 c. Flip-flop JK disparado por flanco .............................................................. 7 d. Flip-flop T .................................................................................................. 9 e. Flip-Flop maestro-esclavo ........................................................................10 f. Entradas asíncronas de inicialización y borrado de los flip-flop’s ............12Enlaces de interés .......................................................................................... 14 Dónde podemos encontrar más información .....................................................14 2
  3. 3. Conceptos generalesIntroducciónDiferencias entre un latch y un flip flopLa diferencia básica entre latches y flip-flops es la manera en que cambian de un estado aotro: los latches son biestables activos por nivel, los flip-flop son biestables activos porflancos. En muchas situaciones es necesario sincronizar el funcionamiento de muchoscircuitos diferentes y resulta de utilidad poder controlar el momento en el que un circuitocambiará de estado. Algunos biestables están construidos de manera que sólo cambiande estado ante la aplicación de una señal de disparo, en concreto ante el flanco de bajadao de subida de una señal de entrada llamada reloj (CLK). Estos biestables reciben elnombre de biestables disparados por flanco, o más comúnmente flip-flops. Los flip-flopsson dispositivos síncronos. El término síncrono significa que la salida cambia de estadoúnicamente en un instante específico de una entrada de disparo (reloj), es decir, loscambios en la salida se producen sincronizadamente con el reloj.Podemos encontrar dos tipos de flip-flops: • Los que son disparados por el flanco de subida de la señal de reloj. • Los que son disparados por el flanco de bajada de la señal de reloj. 3
  4. 4. Figura1. Flancos de subida y bajada a. Flip-flop S-RSe asemeja al latch R-S excepto en que el circuito sólo responde a sus entradas en elflanco ascendente o descendente de la señal de reloj. Los símbolos gráficos (figura XX)se asemejan a los de los latches con entrada de habilitación, excepto en que esta últimaentrada se reemplaza por una entrada de reloj. Figura2. Flip-flop R-S (a) disparado por flanco de subida. (b) disparado por flanco de bajadaEn ausencia de la transición de reloj el flip-flop permanece en su modo de memoria, comose aprecia en el diagrama de la Figura XX, correspondiente a un flip-flop disparado conflanco de subida. 4
  5. 5. Figura 3. Ejemplo de onda en las entradas y salidas de un flip-flop disparado por flanco ascendenteEl funcionamiento de un flip-flop R-S activado por flanco descendente es, por supuesto,idéntico, excepto que el disparo tiene lugar en el flanco de bajada de la señal de reloj(cuando cambia de ‘1’ a ‘0’). Esquemas de flip-flop S-R disparado por flanco de subida Figura4. Circuito combinacional Figura5. Símbolo lógico Tabla de la verdad de flip-flop S-R disparado por flanco de subida Figura6. Tabla de la verdad 5
  6. 6. b. Flip-flop D disparado por flancoSu comportamiento es similar al del latch D descrito con anterioridad, la salida del flipfloptipo D se igualará a la entrada en el instante en el que se produzca el flanco ascendente odescendente (según el tipo de flip-flop) de la señal de reloj (CLK). En la Figura 7 seobserva el símbolo lógico y la tabla de verdad de un flip-flop tipo D disparado por flancoascendente. Figura7. Flip-flop D, disparado por flanco ascendenteEl funcionamiento de un flip-flop D disparado por flanco ascendente se resume en laFigura 8. Figura8. Ejemplo de formas de onda en la entrada y en la salida de un flip-flop D disparado por flanco ascendente. 6
  7. 7. Esquemas de flip-flop D disparado por flanco de subida Figura9. Circuito combinacional Figura10. Símbolo lógico Tabla de la verdad de flip-flop D disparado por flanco de subida Figura11. Tabla de la verdad c. Flip-flop JK disparado por flancoEl flip-flop J-K se comporta como el flip-flop R-S a excepción de que resuelve el problemade tener una salida indeterminada cuando las entradas se encuentran activas a la vez. Laentrada J es la equivalente a la entrada S de un flip-flop R-S y la entrada K, al equivalentea la entrada R. En este dispositivo cuando las dos entradas se colocan a nivel alto lasalida cambia al estado opuesto al que se encontraba. A este modo de funcionamiento sele denomina modo de basculación. La tabla de transición muestra las características deun flip-flop J-K disparado por flanco ascendente. 7
  8. 8. La Figura 12 ilustra el funcionamiento del flip-flop J-K disparado por flanco ascendente ysu símbolo lógico. Figura12. Ejemplo de formas de onda en la entrada y en la salida de un flip-flop JK disparado por flanco ascendente.El flip-flop J-K es uno de los flip-flops más ampliamente utilizados. Esquemas de flip-flop JK disparado por flanco de subida Figura1. Símbolo lógico Figura1. Circuito combinacional Tabla de la verdad de flip-flop JK disparado por flanco de subida 8
  9. 9. Figura1. Tabla de la verdad d. Flip-flop TExiste otro tipo de flip-flop con una única entrada (T). El comportamiento de un flip-floptipo T es equivalente al de un flip-flop tipo J-K con sus entradas J y K unidas. De estemodo, si la entrada T presenta un nivel bajo ‘0’ el dispositivo está en su modo dememoria, y si al entrada T se encuentra a nivel alto ‘1’ el dispositivo cambia de estado, esdecir la salida bascula. En la Figura 13 se aprecia este comportamiento y el símbolológico. Figura 13. Comportamiento y símbolo lógico de un Flip-flop 9
  10. 10. Esquemas de flip-flop T disparado por flanco de subida Figura14. Circuito combinacional Figura15. Símbolo lógico Tabla de la verdad de flip-flop T disparado por flanco de subida Figura16. Tabla de la verdad e. Flip-Flop maestro-esclavoEn muchos sistemas digitales es necesario sincronizar el funcionamiento de un grannúmero de circuitos con una sola señal de reloj. En la Figura 3-13 se muestra un ejemploen el que la salida de un flip-flop se une a la entrada de otro y se sincronizan ambos conla misma señal de reloj. Figura17. Conexión de flip-flops.Para analizar el comportamiento del circuito supondremos que inicialmente la salida delos dos flip-flops están a ‘0’. Si aplicamos al primer flip-flop un nivel alto en la entrada J yun nivel bajo en la entrada K y al segundo flip-flop la salida de primero y un nivel bajo ensu entrada K observamos en las formas de onda que el funcionamiento del circuito es 10
  11. 11. incierto. Si el segundo flip-flop responde con rapidez a la señal de reloj, quizá respondaantes de que cambie el primer dispositivo, en este caso verá un ‘0’ a la entrada y la salidano cambiará. Sin embargo, si la respuesta del segundo flip-flop es lenta, el primerdispositivo habrá tenido tiempo de cambiar y el segundo flip-flop verá un ‘1’ en su entrada,con lo que pondrá a ‘1’ su salida.Este problema se puede resolver mediante el uso de flip-flops maestro/esclavo, que noson más que biestables conectados en serie. Este tipo de flip-flop lo podemos encontrarpara los modelos R-S, D y J-K. A continuación se describe el funcionamiento de un flipoflop R-S maestro/esclavo. El flip-flop S-R maestro/esclavo básico se muestra en la Figura3-14. El circuito representa dos biestables S-R con entrada de habilitación conectados enserie, en los que la entrada de reloj se usa para habilitar cada uno. Figura18. Diagrama de un flip-flop R-S maestro/esclavoCuando la señal de entrada de reloj pasa a nivel alto, se habilita el maestro y sedeshabilita el esclavo. El maestro se comporta como un latch con entrada de habilitaciónR-S, y el esclavo como no está habilitado continua en su estado previo, las salidas nocambian. Cuando el reloj se hace ‘0’, el maestro se deshabilita y mantiene su estadoprevio. El esclavo está ahora habilitado y responde a sus entradas. Como la salida Q’ delmaestro está conectada a la entrada S’ del esclavo y la salida Q del maestro estáconectada a la entrada R’ del esclavo, este siempre verá un ‘1’ en una entrada y un ‘0’ enla otra. Si la salida Q del maestro es ‘1’, el esclavo estará en el estado SET y si es ‘0’,estará en el estado RESET. Por tanto, cuando el esclavo está habilitado toma el estadode salida del maestro.La tabla de verdad de un flip-flop R-S maestro esclavo es la misma que la de los flipflopsR-S disparado por flanco, excepto en la manera en que se sincroniza con la señal de reloj.El dispositivo responde a sus entradas mientras el reloj está alto, pero las salidas no seactualizan hasta que el reloj se hace bajo (Figura 19), es decir, el dispositivomaestro/esclavo responde al final del pulso de entrada de reloj, en lugar de hacerlo en elflanco ascendente o descendente. La tabla de verdad y el símbolo lógico se muestran enla Figura 19. 11
  12. 12. Figura19. Flip-flop R-S maestro/esclavo. Tabla de la vedad y símbolo lógicoSi volvemos a analizar el problema anterior en la conexión de dos biestables,sincronizados con la misma entrada de reloj, el circuito sería el de la Figura 20. Figura20. Conexión de flip-flop maestro esclavoAl igual que antes el primer flip-flop responde al pulso de reloj que entra, pero esta vez lasalida cambia en el flanco descendente del pulso. La entrada S2 del segundo flip-flop es‘0’ mientras el reloj está a nivel alto, y por lo tanto el circuito permanece en su estado dememoria. Después del primer pulso de reloj la salida Q1 se pone a nivel alto ‘1’ y con ellala entrada S2. Entonces cuando termine el segundo pulso de reloj la salida del segundoflip-flop se pondrá a nivel alto. f. Entradas asíncronas de inicialización y borrado de los flip-flop’sLas entradas de los diversos flip-flops, es decir, R, S, J, K, D y T, sólo tienen efecto en elmomento de una transición apropiada de la señal de reloj (CLK). Por tanto, nos referimosa estas entradas de control como síncronas, pues su funcionamiento está sincronizadocon la entrada de reloj. En muchas aplicaciones resulta útil poner la salida de un flip-flop a’0’ o a ‘1’ en cualquier momento, independientemente del reloj. Por tanto, algunosdispositivos tienen entradas adicionales para efectuar estas funciones. Estas reciben el 12
  13. 13. nombre de entradas asíncronas pues no están controladas por el estado del reloj.Entre ellas se encuentran la entrada PRESENT (PRE), que cuando se active colocará lasalida a nivel alto (Q=’1’) y la entrada CLEAR (CLR) que cuando se active llevará a lasalida a nivel bajo (Q= ‘0’). Como ocurre con el resto de entradas éstas pueden seractivas a nivel alto o a nivel bajo (lo normal). Las entradas PRESET y CLEAR puedenanular las otras entradas al circuito. Es necesario asegurarse de que ambas entradasasíncronas no están activas simultáneamente. En la Figura 3-17 se muestra el circuitocorrespondiente a las entradas asíncronas de PRESET y CLEAR y el símbolo lógico, enel caso de un flip-flop J-K. 13
  14. 14. Enlaces de interésDónde podemos encontrar más información  Flip-flop S-R. URL http://www.ladelec.com/teoria/electronica-digital/193-flip-flop--flip-flop-rs.html http://es.wikipedia.org/wiki/Biestable  Flip-flop D. URL http://www.unicrom.com/dig_FF_D.asp  Flip-flop J-K. URL http://www.mailxmail.com/curso-electronica-digital/circuitos-biestables-flip-flop-jk http://www.scribd.com/doc/4918509/FLIPFLOP-JK  Flip-flop T. URL http://www.unerg.edu.ve/index.php?option=com_docman&task=doc_view&gid=271 http://www.scribd.com/doc/30727304/Circuitos-Flip-Flop  Flip-flop maestro-esclavo. URL http://www.electronica.com.es/content/31-flip-flop 14

×