1Pertemuan 13                              Group 4 PTIK 09(PIPELINING LANJUTAN)PENDAHULUAN     Kecepatan eksekusi program ...
2                            Group 4 PTIK 099.1 OPERASI SUPERSKALAR     Prosesor Superskalar adalah istilah bagiprosesor y...
3                         Group 4 PTIK 09Penambahan potensial dalam performa hanyadapat direalisasikan dengan memperhatika...
4                                                   Group 4 PTIK 099.1.1 EKSEKUSI OUT-OF-ORDER Contoh aliran eksekusi inst...
5                                         Group 4 PTIK 09Penyelesaian instruksi sesuai urutan program.
6                           Group 4 PTIK 09Gambar Menggunakan register temporer
7                            Group 4 PTIK 099.1.2 PENYELESAIAN EKSEKUSI     Dengan menggunakan eksekusi out-of- order,    ...
8                               Group 4 PTIK 099.1.3 OPERASI DISPATCH      Pada saat keputusan dispatching dibuat, unit di...
9                              Group 4 PTIK 099.2 CONTOH UItraSPARC II     Desain prosesor telah sangat meningkatdalam tah...
10                               Group 4 PTIK 099.2.1 Arsitektur SPARC     SPARC merupakan singkatan dari ScalableProcesso...
11                             Group 4 PTIK 099.2.2 UltraSPARC II      Arsitektur SPARC, yang merupakan basis bagi proseso...
12                          Group 4 PTIK 09Gambar Blok bangunan utama prosesorUItraSPARC II.
13                                  Group 4 PTIK 099.2.3 STRUKTUR PIPELINE     UltraSPARC II memiliki pipeline eksekusiins...
14                            Group 4 PTIK 09Gambar 8.24 Organisasi pipeline pada prosesorUltraSPARC
15                              Group 4 PTIK 09Pengambilan dan Decode Instruksi     PDU mengambil hingga empat instruksi d...
16                              Group 4 PTIK 09Grouping (Pengelompokan)    Pada stage ketiga pipeline, stage G, Grouping L...
17                                            Group 4 PTIK 099.3 PERTIMBANGAN PERFORMA        Kita menegaskan pada Bagian ...
18                             Group 4 PTIK 099.3.1 JUMLAH PIPELINE STAGE      Fakta bahwa n-stage pipeline dapatmeningkat...
19                             Group 4 PTIK 09     Banyak prosesor pipelined menggunakanempat hingga enam stage. Yang lain...
Upcoming SlideShare
Loading in …5
×

Pert.12 pipelining lanjutan

362 views

Published on

0 Comments
0 Likes
Statistics
Notes
  • Be the first to comment

  • Be the first to like this

No Downloads
Views
Total views
362
On SlideShare
0
From Embeds
0
Number of Embeds
1
Actions
Shares
0
Downloads
15
Comments
0
Likes
0
Embeds 0
No embeds

No notes for slide

Pert.12 pipelining lanjutan

  1. 1. 1Pertemuan 13 Group 4 PTIK 09(PIPELINING LANJUTAN)PENDAHULUAN Kecepatan eksekusi program dipengaruhioleh banyak factor, suaati cara untukmeningkatkan performa adalah denganmenggunakan tekhnologi sirkuit yang lebihcepat untuk membangun prosessor dan memoriutama. Kemungkinan lain adalah denganmengatur hardware sehingga lebih dari satuoperasi dapat dilakukan pada saat yang sama.Dengan cara ini, jumlah operasi yang dilakukanper detik ditingkatkan sekalipun elapsed timeyang diperlukan untuk melakukan tiap satuoperasi tidak berubah .
  2. 2. 2 Group 4 PTIK 099.1 OPERASI SUPERSKALAR Prosesor Superskalar adalah istilah bagiprosesor yang mampu melakukan banyakinstruksi setiap siklusnya, denganmenggunakan sebuah teknik yang disebutdengan pipelining.
  3. 3. 3 Group 4 PTIK 09Penambahan potensial dalam performa hanyadapat direalisasikan dengan memperhatikantiga aspek:- Set instruksi prosesor- Desain hardware pipeline- Desain kompiler yang tepat
  4. 4. 4 Group 4 PTIK 099.1.1 EKSEKUSI OUT-OF-ORDER Contoh aliran eksekusi instruksi dalam prosesor
  5. 5. 5 Group 4 PTIK 09Penyelesaian instruksi sesuai urutan program.
  6. 6. 6 Group 4 PTIK 09Gambar Menggunakan register temporer
  7. 7. 7 Group 4 PTIK 099.1.2 PENYELESAIAN EKSEKUSI Dengan menggunakan eksekusi out-of- order, unit eksekusi bebas untuk mengeksekusi instruksi lain dengan segera. Pada saat yang sama, instruksi harus diselesaikan sesuai dengan urutan program untuk memungkinkan precise exception. Persyaratan yang tampaknya bertentaingan ini dapat diselesaikan jika eksekusi dapat dilakukan seperti pada Gambar 8.20, tetapi hasilnya ditulis ke register temporer. Isi register tersebut selanjutnya ditransfer ke register permanen dalam urutan program yang tepat.
  8. 8. 8 Group 4 PTIK 099.1.3 OPERASI DISPATCH Pada saat keputusan dispatching dibuat, unit dispatch harus memastikan tersedianya semua resource yang diperlukan untuk eksekusi suatu instruksi. Misalnya, karena hasil instruksi mungkin harus ditulis dalam register temporer, maka register tersebut harus kosong, dan dicadangkan untuk digunakan oleh instruksi tersebut sebagai bagian dari operasi dispatch. Lokasi dalam reorder buffer juga harus tersedia untuk instruksi tersebut. Pada saat semua resource yang diperlukan telah ditetapkan, termasuk unit eksekusi yang sesuai, maka instruksi tersebut dikirim.
  9. 9. 9 Group 4 PTIK 099.2 CONTOH UItraSPARC II Desain prosesor telah sangat meningkatdalam tahun-tahun terakhir. Klasifikasi prosesorse-bagai RISC atau CISC murni tidak lagi sesuaikarena prosesor modern performa-tinggi yangberisi elemen kedua gaya desain tersebut. Arsitektur SPARC, yang merupakan basisbagi prosesor yang digunakan dalam Sunwork-station, adalah contoh yang sangat baik.Salah satu implementasi Sun dengan arsitekturSPARC disebut UItraSPARC II.
  10. 10. 10 Group 4 PTIK 099.2.1 Arsitektur SPARC SPARC merupakan singkatan dari ScalableProcessor ARChitecture. Ini merupakanspesifikasi arsitektur set instruksi suatuprosesor, yaitu, spesifikasi set instruksi prosesordan organisasi re-gister, tanpa memperhatikanbagaimana implementasinya pada hardware.Selanjutnya, SPARC merupakan "openarchitecture," yang berarti perusahaan komputerselain Sun Microsystems dapat mengembangkanhardware mereka sendiri untukmengimplementasikan set instruksi yang sama.
  11. 11. 11 Group 4 PTIK 099.2.2 UltraSPARC II Arsitektur SPARC, yang merupakan basis bagi prosesor yang digunakan dalam Sun work-station, adalah contoh yang sangat baik. Salah satu implementasi Sun dengan arsitektur SPARC disebut UItraSPARC II. Mulai dengan penjelasan singkat tentang arsitektur SPARC. Untuk deskripsi leng-kapnya, pembaca sebaiknya melihat pada SPARC Architecture Manual.
  12. 12. 12 Group 4 PTIK 09Gambar Blok bangunan utama prosesorUItraSPARC II.
  13. 13. 13 Group 4 PTIK 099.2.3 STRUKTUR PIPELINE UltraSPARC II memiliki pipeline eksekusiinstruksi sembilan-stage,. Fungsi tiap stagediselesaikan dalam satu clock cycle prosesor. Kitaakan memberikan ikhtisar operasi pipeline,kemudian membahas tiap stage secara detil.stagepertama pada pipeline adalah umum bagi semuainstruksi. Instruksi diambil dari cache instruksi padastage pertama (F) dan di-decode sebagian dalamstage ke dua (D). Kemudian, pada stage ketiga (G),suatu grup yang berisi sampai dengan empatinstruksi dipilih untuk eksekusi secara paralel.Instruksi tersebut kemudian dikirim ke unit eksekusiinteger dan floating-point.
  14. 14. 14 Group 4 PTIK 09Gambar 8.24 Organisasi pipeline pada prosesorUltraSPARC
  15. 15. 15 Group 4 PTIK 09Pengambilan dan Decode Instruksi PDU mengambil hingga empat instruksi daricache instruksi, men-decode-nya sebagian, danmenyimpan hasilnya dalam buffer instruksi,yang dapat menyimpan sampai dengan 12instruk-si. Decoding yang terjadi pada stage inimeng-enable PDU untuk menentukan apakahinstruksi tersebut adalah instruksi branch. Jugamendeteksi fitur penting yang dapat digunakanuntuk mempercepat keputusan yang harusdibuat selanjutnya dalam pipeline tersebut.
  16. 16. 16 Group 4 PTIK 09Grouping (Pengelompokan) Pada stage ketiga pipeline, stage G, Grouping Logic memilih grup sampai dengan empat instruksi untuk dieksekusi secara paralel dan mengirimkannya ke unit eksekusi integer dan floating-point.
  17. 17. 17 Group 4 PTIK 099.3 PERTIMBANGAN PERFORMA Kita menegaskan pada Bagian 1.6 bahwa waktu eksekusi, T, pada program yang memiliki count instruksi dinamik N dinyatakansebagai N x S T R dimana S adalah jumlah clock cycle rata-rata yangdiperlukannya untuk mengambil dan mengeksekusi satu instruksi,dan R adalah clock rate.
  18. 18. 18 Group 4 PTIK 099.3.1 JUMLAH PIPELINE STAGE Fakta bahwa n-stage pipeline dapatmeningkatkan throughput instruksi sebesarfaktor n menun-jukkan bahwa kita sebaiknyamenggunakan sejumlah besar stage. Akan tetapi,dengan menin-gkatknya jumlah pipeline stage,meningkat pula kemungkinan pipeline di-stall,karena lebih banyak instruksi yang dieksekusisecara konkuren.
  19. 19. 19 Group 4 PTIK 09 Banyak prosesor pipelined menggunakanempat hingga enam stage. Yang lainnyamem-bagi eksekusi instruksi menjadi langkahyang lebih kecil dan menggunakan lebih banyakpipe-line stage dan clock yang lebih cepat.Misalnya, UltraSPARC II menggunakan 9-stagepipeline dan Pentium Pro dari Intelmenggunakan 12-stage pipeline. Prosesor Intelterbaru, Pentium 4, memiliki 20-stage pipelinedan menggunakan clock speed dalam rentang1.3 hingga 1.5 GHz. Untuk operasi cepat,terdapat dua pipeline stage dalam satu clockcycle.

×