Successfully reported this slideshow.
We use your LinkedIn profile and activity data to personalize ads and to show you more relevant ads. You can change your ad preferences anytime.
PERTEMUAN 4 KOMPONEN  LOGIKA SEKUENSIAL
Rangkaian sekuensial merupakan rangkaian kombinasional yang mempunyai feed back. Untuk menggambarkan operasi rangkaian sek...
FLIP - FLOP (Elemen bistabil) Adalah suatu rangkaian sekuensial yang mampu bertahan pada satu kondisi yang stabil.  Sebuah...
Terdapat banyak implementasi yang berbeda  dari suatu flip flop  (FF): 1. RS FF S  Q _ R  Q
RS flip flop dapat diwujudkan dengan interkoneksi dua gerbang nand  atau or Cross Nand RS FF  NC = No Change Tidak Berubah...
Cross Nor RS FF Pacu * * 1 1 Reset 1 0 0 1 Set 0 1 1 0 Tidak Berubah NC NC 0 0 Kondisi Q Q S R
KEADAAN PACU (RACE CONDITION)   _ Keadaan dimana Q = Q disebut keadaan pacu / lomba. Keadaan ini tidak pernah dipakai kare...
2. RS CLOCK FF S  Q CLK  _ R  Q
Pacu * * 1 1 1 Set 0 1 0 1 1 Reset 1 0 1 0 1 Tetap NC NC 0 0 1 Tetap NC NC 1 1 0 Tetap NC NC 0 1 0 Tetap NC NC 1 0 0 Tetap...
DETAK  Komputer menggunakan ribuan flip flop untuk mengkoordinasi aktifitas seluruh sistem. Sinyal gelombang persegi yang ...
PEMICU FLIP FLOP Flip flop dapat dikelompokkan menjadi sinkron dan asinkron. Flip flop sinkron adalah flip flop yang mempu...
Pemicuan yang terjadi pada tepi  naik (leading edge) dari pulsa sinyal disebut pemicuan tepi positif (positive edge trigge...
Sebuah flip flop master slave adalah kombinasi dari dua buah penahan yang diatur oleh sinyal pendetak, penahan pertama dis...
Pola operasinya adalah sebagai berikut : Pada saat sinyal detak berada pada tingkat tinggi, majikannya yang aktif dan buda...
3. Data FF D
 
1 1    0 0    NC x    NC X 1 NC x 0 Q D CLK
1 1  1 1 0 0    1 1 NC X    1 1 NC X 1 1 1 NC X 0 1 1 0 X X 0 1 1 X X 1 0 Terlarang X X 0 0 Q D CLK CLR PR
PESET DAN CLEAR Pada waktu catu tegangan baru dinyalakan, flip flop akan menempati keadaan yang rambang. Penekanan tombol ...
4. JK FF
Tabel  kebenaran JK FF Master Slave   Togel T 1 1 1 1 Set 1 0 1 1 1 Reset 0 1 0 1 1 Tetap NC 0 0 1 1 Reset 0 X X X 0 1 Set...
SELESAI
Upcoming SlideShare
Loading in …5
×

Pertemuan 4 orkom

3,086 views

Published on

  • Be the first to comment

Pertemuan 4 orkom

  1. 1. PERTEMUAN 4 KOMPONEN LOGIKA SEKUENSIAL
  2. 2. Rangkaian sekuensial merupakan rangkaian kombinasional yang mempunyai feed back. Untuk menggambarkan operasi rangkaian sekuensial digunakan diagram waktu (timing diagram) yaitu gambaran bagaimana sinyal-sinyal masukan berinteraksi untuk menghasilkan sinyal keluaran
  3. 3. FLIP - FLOP (Elemen bistabil) Adalah suatu rangkaian sekuensial yang mampu bertahan pada satu kondisi yang stabil. Sebuah pulsa input akan mengatur flip-flop pada satu kondisi stabil dan bertahan sampai pulsa berikutnya. Flip-flop mampu menyimpan satu bit informasi sampai digunakan rangkaian lainnya.
  4. 4. Terdapat banyak implementasi yang berbeda dari suatu flip flop (FF): 1. RS FF S Q _ R Q
  5. 5. RS flip flop dapat diwujudkan dengan interkoneksi dua gerbang nand atau or Cross Nand RS FF NC = No Change Tidak Berubah NC NC 1 1 Reset 1 0 0 1 Set 0 1 1 0 Pacu * * 0 0 Kondisi Q Q S R
  6. 6. Cross Nor RS FF Pacu * * 1 1 Reset 1 0 0 1 Set 0 1 1 0 Tidak Berubah NC NC 0 0 Kondisi Q Q S R
  7. 7. KEADAAN PACU (RACE CONDITION) _ Keadaan dimana Q = Q disebut keadaan pacu / lomba. Keadaan ini tidak pernah dipakai karena dapat menimbulkan operasi yang tidak dapat diramalkan Ket : Pacu = terlarang = inhibit Hold = Tetap = Tidak berubah = sama dengan kondisi sebelumnya
  8. 8. 2. RS CLOCK FF S Q CLK _ R Q
  9. 9. Pacu * * 1 1 1 Set 0 1 0 1 1 Reset 1 0 1 0 1 Tetap NC NC 0 0 1 Tetap NC NC 1 1 0 Tetap NC NC 0 1 0 Tetap NC NC 1 0 0 Tetap NC NC 0 0 0 Kondisi Q Q S R CLK
  10. 10. DETAK Komputer menggunakan ribuan flip flop untuk mengkoordinasi aktifitas seluruh sistem. Sinyal gelombang persegi yang disebut jam atau detak (clock) dikirim ke setiap flip flop. Sinyal ini mencegah flip flop tersebut dari perubahaan yang terjadi sebelum tiba waktu yang tepat.  
  11. 11. PEMICU FLIP FLOP Flip flop dapat dikelompokkan menjadi sinkron dan asinkron. Flip flop sinkron adalah flip flop yang mempunyai masukan detak (clock) sedangkan asikron tidak. Flip flop sinkron juga dapat dibagi ke dalam 2 golongan yaitu terpacu pinggir (edge triggered) dan majikan budak (master slave). Edge triggered adalah pengubahan keadaan keluaran dari sebuah flip flop pada saat pewaktu (sinyal clock) berubah keadaan.
  12. 12. Pemicuan yang terjadi pada tepi naik (leading edge) dari pulsa sinyal disebut pemicuan tepi positif (positive edge triggered). Pemicuan yang terjadi pada tepi turun (trailing edge) dari pulsa sinyal disebut pemicuan tepi negatif (negative edge triggered) active high level leading edge trailing edge    leading edge trailing edge active low level
  13. 13. Sebuah flip flop master slave adalah kombinasi dari dua buah penahan yang diatur oleh sinyal pendetak, penahan pertama disebut majikan (master), penahan yang kedua disebut budak (slave). Majikan merupakan penahan yang diatur oleh sinyal pendetak positif sedangkan budak merupakan penahan yang diatur oleh sinyal pendetak negatif.
  14. 14. Pola operasinya adalah sebagai berikut : Pada saat sinyal detak berada pada tingkat tinggi, majikannya yang aktif dan budaknya tidak aktif Pada saat sinyal detak berada pada tingkat rendah, majikannya tidak aktif dan budaknya menjadi aktif
  15. 15. 3. Data FF D
  16. 17. 1 1  0 0  NC x  NC X 1 NC x 0 Q D CLK
  17. 18. 1 1  1 1 0 0  1 1 NC X  1 1 NC X 1 1 1 NC X 0 1 1 0 X X 0 1 1 X X 1 0 Terlarang X X 0 0 Q D CLK CLR PR
  18. 19. PESET DAN CLEAR Pada waktu catu tegangan baru dinyalakan, flip flop akan menempati keadaan yang rambang. Penekanan tombol reset induk harus dilakukan pada saat memulai oper a si sebuah komputer. Dengan ini akan dikirim sinyal clear (reset) kepada semua flip flop. Disamping itu, pada beberapa komputer dibutuhkan pula sinyal preset (sinonim dengan set) untuk mengaktifkan flip flop tertentu sebelum komputer bekerja
  19. 20. 4. JK FF
  20. 21. Tabel kebenaran JK FF Master Slave Togel T 1 1 1 1 Set 1 0 1 1 1 Reset 0 1 0 1 1 Tetap NC 0 0 1 1 Reset 0 X X X 0 1 Set 1 X X X 1 0 Terlarang * X X X 0 0 Kondisi Q K J CLK CLR PR
  21. 22. SELESAI

×