Successfully reported this slideshow.
We use your LinkedIn profile and activity data to personalize ads and to show you more relevant ads. You can change your ad preferences anytime.

IGBTのスパイスモデル

3,469 views

Published on

Published in: Technology, Business
  • Be the first to comment

  • Be the first to like this

IGBTのスパイスモデル

  1. 1. IGBTのスパイスモデル 1.IGBTのスパイスモデル 1.1 ヘフナモデル(パラメータモデル) 1.2 MOSFET+BJTモデル 1.3 Simplorer独自パラメータモデル 2.IGBTモデルとSiC SBDモデルを活用した シミュレーション 2.1 PFC回路シミュレーション 2.2 損失計算方法 2011年4月21日(木曜日) 株式会社ビー・テクノロジー http://www.bee-tech.com/ horigome@bee-tech.com Copyright (C) Bee Technologies Inc. 2011 1
  2. 2. IGBTのスパイスモデルの推移 SPICEの世界 PSpice MOSFET PSpice IGBT + IGBT Model BJT Model + [デファクトスタンダード] 等価回路 Simplorerの世界 Simplorer独自モデル Copyright (C) Bee Technologies Inc. 2011 2
  3. 3. IGBTのスパイスモデルの構成 Copyright (C) Bee Technologies Inc. 2011 3
  4. 4. IGBT PSpice Model (ヘフナモデル) 等価回路図 G E(S) dQ gs / dt dQ dg / dt I mos dQ ds / dt I mult b(d) dQ mult / dt I css dQ cer / dt I bss dQ eb / dt e 5個のDC電流コンポーネントと IT 6個の容量性電荷コンポーネント の構成です。 C Copyright (C) Bee Technologies Inc. 2011 4
  5. 5. IGBT PSpice Model (ヘフナモデル) パラメータ パラメータ 説明 単位 デフォルト値 AGD ゲート・ドレイン重なり面 m^2 5E-6 AREA デバイス面積 m^2 1E-5 BVF 電子アバランシュ均一係数 N/A 1 BVN 電子アバランシュ増倍の指数部 N/A 4 CGS 単位面積当たりのゲート・ソース間容量 F/cm^2 1.24E-8 COXD 単位面積当たりのゲート・ドレイン間酸化膜容量 F/cm^2 3.5E-8 JSNE エミッタ飽和電流密度 A/cm^2 6.5E-13 KF 3極管領域係数 N/A 1 KP MOSトランスコンダクタンス A/V^2 0.38 MUN 電子移動度 cm^2/(V・S) 1.5E3 MUP 正孔移動度 cm^2/(V・S) 4.5E2 NB ベース ドーピング 1/cm^3 2E14 TAU アンビポーラ再結合寿命 s 7.1E-6 THETA 遷移電解係数 1/V 0.02 VT しきい値 V 4.7 VTD ゲート・ドレイン重なり空乏しきい値 V 1E-3 WB 金属ベース幅 m 9E-5 Copyright (C) Bee Technologies Inc. 2011 5
  6. 6. Saturation Characteristics(飽和特性) 測定データ 上記はPSpice Model Editorの画面 シミュレーション結果 Copyright (C) Bee Technologies Inc. 2011 6
  7. 7. Saturation Characteristics 飽和特性を補正する事で、精度良くPSpice Modelを活用する事が出来ます Copyright (C) Bee Technologies Inc. 2011 7
  8. 8. MOSFET+BJT型モデル Copyright (C) Bee Technologies Inc. 2011 8
  9. 9. BJT+MOSFETのサブサーキット構成を用いる方式長所温度モデルを考慮したときの対策が可能(RC成分が抽出できる。ただし、実測データからの合わせこみが必要である)である。SPICEによるデバイス方程式がMOSとBJTなので、電気特性において影響するパラメータが想定できるし、補正は必要な特性はABMモデルの組み込みにより対応が容易である。短所BJTとMOSFETの双方の特性による因果関係から、パラメータの合わせこみが必要であり、高度なモデリング技術を必要とする。→PSpice AAO(最適化ツール)を活用する。 Copyright (C) Bee Technologies Inc. 2011 9
  10. 10. BJT+MOSFETのサブサーキット構成を用いる方式PA RAMETERS: + -IS = 2 .5 1e -1 6 CG D_ MAX S2NF = 1.21 94 4.3 0E -9 S C Collector + -BF = 4.88 32CJE = 6 .1 0n VO N = 0m VTF = 17 n G0 1 VO FF = -2 0mV RCXT B = 1 .3 RO FF = 10e 9 29 .74 15 mL = 1 e-6 R1 2 10 Me g RO N = 1mW = 1 e-6 + -KP = 63 0.22 92 m S1 DB E 85 +VT O = 5.0 03 5 S D3 DG D DE -THET A = 4.84 32 m G0 2VM AX = 1 .8 46 9M eg VO N = 0m V VO FF = -2 0mV RO FF = 10e 9 R1 1 81 QO UT0 3 RO N = 1m 10 Me g Q3 DDS RG M3 DO Gate G 82 MFIN03 5 CG E RE LE Emitter 2.0 5n 83 73 1 2 E 17 .5m 7.5 0n IGBTモデルの等価回路図 (Bee Technologies Model) Copyright (C) Bee Technologies Inc. 2011 10
  11. 11. BJT+MOSFETのサブサーキット構成を用いる方式1. Ic-Vge characteristicにおけるパラメータの最適化IGBTのgfeに関する特性は飽和領域において次のように表される。  nsCOX Z g fe  1  VGE  VTH  1   PNP  LCHμns: Surface mobility of electronsZ: Channel widthLCH: Channel lengthVTH: Threshold voltageVGE: Applied gate voltageCOX: Gate-oxide cap. Per unit areaαPNP: Current gain of the pnp transistor Copyright (C) Bee Technologies Inc. 2011 11
  12. 12. BJT+MOSFETのサブサーキット構成を用いる方式 PSpice AAO MOSFETとBJTで前ページの方程式に関係するパラメータをPSpice AAO にて最適化する。(この例では、活性領域におけるコレクタ電流を決定する RCとその他のパラメータも一緒に最適化しているが、特性に関係しない パラメータは最適化を行っても変化が無い。 Copyright (C) Bee Technologies Inc. 2011 12
  13. 13. BJT+MOSFETのサブサーキット構成を用いる方式最適化されたパラメータ.MODEL MFIN03 NMOS (L=1e-6 W=1e-6 LEVEL = 3 VMAX=1.8469Meg+ THETA=4.832m VTO=5.0035 KP=630.2992m).MODEL QOUT03 PNP (IS=2.51e-016 NF=1.2194 BF=4.8832 CJE=6.10n+TF=17.0n XTB=1.3)MOSFETのETAはゲートチャージのシミュレーションにおいて誤差を与えるため、削除した。但し、コレクタ電流が小さい領域では誤差が大きくなる。これはMOSFETのモデル自体が小信号領域に対応していない為であり、別途補正回路が必要になる。(大信号領域で合わせ込みを行った場合、問題となる) Copyright (C) Bee Technologies Inc. 2011 13
  14. 14. BJT+MOSFETのサブサーキット構成を用いる方式2. パラメータ補正後での、その他特性を実測と比較Ic-Vce(あるゲート電圧での)と出力特性(Vge-Vce、Ic-Vce)のシミュレーションを行い、実測あるいはデータシート記載値と比較し、誤差が大きいようであれば、再度必要なパラメータを最適化する。3. ゲートチャージ特性(ゲート-ドレイン間容量特性)の補正Cgdの特性はVdgが正、負の値によってそれぞれ変化する。このため、実測とシミュレーションで誤差を生じる。よってG-D間に補正回路を付け加える。 Copyright (C) Bee Technologies Inc. 2011 14
  15. 15. BJT+MOSFETのサブサーキット構成を用いる方式 ゲートチャージ特性でOFF期間~スイッチング期間を終了する期間までが Vdg>0の期間のときで、Cgd-Vdg特性のカーブになっている領域である。 スイッチング期間終了時~オン期間に入るとVdg<0となり、そのとき Cgdは一定値となる。ここで、Cgd-Vdg特性を表現するため、Vdg>0のとき、 曲線部分、Vdg<0のとき、同図の一定容量成分Cgdmaxの値にし、 Vdg=0V時のCgdmaxとCJOの値を一致させた特性に置き換える。 Off Period Switching On Period Period Cgd Use Cgdmax(const.) Vds Vgs 200V Simulation 12V Use DGD Parameter CJO=Cgdmax, M,VJ Measurement Qg Vdg 0 0 VDG>0 VDG<0 Fig2-6 Relation of Gate on Charge Characteristic and CGD Copyright (C) Bee Technologies Inc. 2011 15
  16. 16. スイッチングタイムに関するパラメータの最適化 スイッチングタイムにはBJTのTF、BF、ゲート抵抗RGで調整可能であるが、 BFは最適化済なので、残り2つのパラメータで調整した。但し、この2つの パラメータだけではtrの合わせ込みが不可能だったので、ベース抵抗RBを 挿入して合わせ込みを行った。RBを挿入することで、スイッチング時の シミュレーション収束エラーも抑えることができる。 V_ IC PA RAMETERS: + Collector - IS = 2.5 1e -1 6 CG D_M AX S2 NF = 1.21 94 4.3 0E-9 S C 0V dc + - BF = 4.88 32 CJE = 6 .1 0n G0 1 VO N = 0m V TF = 21 .3 n VO FF = -2 0mV RC XT B = 1 .3 RO FF = 10e 9 29 .74 15 m L = 1 e-6 R1 2 10 Me g RO N = 1u W = 1 e-6 + - KP = 63 0.22 92 m S1 DB E RL 85 + VT O = 5.0 03 5 S D3 DG D DE - 42 .8 THETA = 4.84 32 m G0 2 VM AX = 1 .8 46 9Me g VO N = 0m V VO FF = -2 0mV RB RO FF = 10e 9 R1 1 81 QO UT0 3 RO N = 1u 10 Me g Q3 VD 0.7 DDS 60 0V dc RG ate RG M3 DO G 82 MFIN03 10 0 5 CG E RE LE Emitter R3V1 = -1 5 VG 2.0 5n 83 73 1 2 EV2 = 15 IC = 0 17 .5m 7.5 0n 0.1 uTD = 0TR = 10 nTF = 10 nPW = 5 uPE R = 2 0u 0 Copyright (C) Bee Technologies Inc. 2011 16
  17. 17. FWD(SPICEの世界) http://beetech-icyk.blogspot.com/2010/11/blog-post_22.html Copyright (C) Bee Technologies Inc. 2011 17
  18. 18. FWD ダイオードに流れる電流 i VL Lの両端の電圧 リカバリー現象の領域 Copyright (C) Bee Technologies Inc. 2011 18
  19. 19. FWD ダイオードに流れる電流 i di VL   L  dt VL Lの両端の電圧 Copyright (C) Bee Technologies Inc. 2011 19
  20. 20. FWD 逆回復時間の定義(IFIR法) Copyright (C) Bee Technologies Inc. 2011 20
  21. 21. FWD IFIR法の世界 パラメータ・モデル ビヘイビア・モデル=等価回路モデル =スタンダードモデル =プロフェッショナルモデル Measurement Measurement Copyright (C) Bee Technologies Inc. 2011 21
  22. 22. FWD 電流減少率didt法の世界 ハード・リカバリー、ソフトリカバリーも表現出来る 黄色線⇒ハード・リカバリー 赤線⇒ソフト・リカバリー 電流減少率didtモデル(=スペシャルモデルを採用) Copyright (C) Bee Technologies Inc. 2011 22
  23. 23. Simplorer独自パラメータモデル再現性のある電気的特性【IGBT】伝達特性飽和特性スイッチング特性出力特性【FWD】I-V特性逆回復特性← Simplorerの大きな特徴 Simplorerの特徴 収束性問題が発生しない。 最新バージョンでは、PSpiceモデルが全て使用出来る(ABM含む)。 Copyright (C) Bee Technologies Inc. 2011 23
  24. 24. Simplorer独自パラメータモデル 電流減少率法でのtrr値 Simplorerの場合、モデルパラメータのみで表現出来る そして、L負荷、インバータ回路のシミュレーションの 収束性も良くリアルタイムにシミュレーション出来る。 SPICEの場合、等価回路にてモデル化する →非常に複雑な等価回路モデルの為、L負荷等では、 非常に収束性が悪くなる。.OPTION等で回避をする が非常に困難である。 SPICEの弱点(逆回復特性) ダイオードのモデルパラメータ:TT 測定方法がIFIR法でのtrr値 Copyright (C) Bee Technologies Inc. 2011 24
  25. 25. Simplorer独自パラメータモデル: IGBT本体 伝達特性 飽和特性 出力特性 スイッチング特性 Copyright (C) Bee Technologies Inc. 2011 25
  26. 26. Simplorer独自パラメータモデル: FWD Qrr 650.00 IV特性 逆回復特性 500.00 順方向 400.00 FWD1.I [A] 300.00 200.00 FWD... 100.00 0 -100.00 -250.00 2.9000m 2.9015m 2.9025m 2.9035m 2.9050m t Copyright (C) Bee Technologies Inc. 2011 26
  27. 27. PFC回路シミュレーション IGBT+FWD 富士電機 1MBH50-060 600V50A SiC SBD ZERO RECOVERY RECTIFIER Cree CSD20060D 600V20A Copyright (C) Bee Technologies Inc. 2011 27
  28. 28. PFC回路シミュレーション(損失計算の方法) Copyright (C) Bee Technologies Inc. 2011 28
  29. 29. 回路解析シミュレーション及びデバイスモデリングの情報提供デバイスモデリング研究所(http://beetech-icyk.blogspot.com/ ) Copyright (C) Bee Technologies Inc. 2011 29
  30. 30. Bee Technologies Group 【本社】 本ドキュメントは予告なき変更をする場合がございます。 ご了承下さい。また、本文中に登場する製品及びサービス 株式会社ビー・テクノロジー の名称は全て関係各社または個人の各国における商標 〒105-0012 東京都港区芝大門二丁目2番7号 7セントラルビル4階 または登録商標です。本原稿に関するお問い合わせは、 代表電話: 03-5401-3851 当社にご連絡下さい。 設立日:2002年9月10日 資本金:8,830万円 【子会社】 お問合わせ先) Bee Technologies Corporation (アメリカ) Siam Bee Technologies Co.,Ltd. (タイランド) info@bee-tech.com Copyright (C) Bee Technologies Inc. 2011 30

×