Successfully reported this slideshow.
We use your LinkedIn profile and activity data to personalize ads and to show you more relevant ads. You can change your ad preferences anytime.

What I’m Doing Right Now

622 views

Published on

A slide that talked about what I am doing now.

Published in: Education
  • Be the first to comment

  • Be the first to like this

What I’m Doing Right Now

  1. 1. What I’m Doing Right Now Computer System Lab. Ehime Univ. Norihiro Nakaoka
  2. 2. 自己紹介 • Norihiro Nakaoka(中岡典弘) • 21歳(もう身体はおじさん • 愛媛大学工学部情報工学科B4(M1に進学 • 専門はリコンフィギャラブルデバイスと 機械学習 • 今はFPGAとMRLDを頑張っている • 趣味はPrimeVideoとバドミントン • Twitter: @makoFALAR1229 1
  3. 3. FPGAって? • Field(現場で) • Programmable (書き換えできる) • Gate(論理ゲートの) • Array(集合体) • FPGAって身近にあるのね! • 最近,FPGAエンジニアが 2000万円で募集されてた https://www.slideshare.net/HirokiNakahara1/tensor-flow-usergroup-2016 2 iPhone7にも!! Xeon+FPGA RasPiに乗せてアクセラレーション
  4. 4. HDLを書くまでの前処理 • Pythonで行列演算をする ex. Y=X.dot(W)+B たった1行で書けちゃう • HDLで書くには? まずビヘイビアレベルへ 次にデータパスを考えます,そしてスケジューリング 状態遷移図を書きましょう 最後にハードウェアに落とし込み さあ,HDLに起こしましょう https://www.slideshare.net/HirokiNakahara1/tensor-flow-usergroup-2016 3
  5. 5. どうしてこうなった??? https://www.slideshare.net/HirokiNakahara1/tensor-flow-usergroup-2016 4 Y=X.dot(W)+B Python: 1行 C/C++: 10行 Verilog-HDL: 66行
  6. 6. そこでHigh-Level Synthesis(HLS) • 入力にC/C++を使い,HDLを生成 • 高位言語で書けることもあり,短時間で実装できる • 出来上がるHDLもなかなか良い(論文にて保証 https://www.slideshare.net/HirokiNakahara1/tensor-flow-usergroup-2016 5
  7. 7. なのでFPGA実装がしやすくなったから • ニューラルネットワークのアクセラレータへ • 金融取引の高速化 • Bing検索にも • いろいろなことをFPGAにさせたいなあ • ただ回路規模が大きくなっていくと問題点が… 6
  8. 8. どんな問題があるのよ? • FPGAのアーキテクチャでは相互接続リソースがいっぱい • 相互接続リソースは チップ領域のほぼ90% 遅延の40~80% 消費電力の60~70%を占める • 規模を大きく ⇔大量の相互接続リソース ⇔大面積,遅延,消費電力,多層配線アーキテクチャなどの問題 7
  9. 9. じゃあ新デバイスを考えればいいじゃない! • 考えました,MRLDって言います(私は考えていません • どんなアーキテクチャしてるのよ? SRAMのような一般的なメモリセルで構成 特殊な内部接続構造のMLUTの配列 • MLUT? 複数のSRAMで出来た再構成可能な要素 8
  10. 10. でも,そんなデバイス売ってないじゃない! • すいません,今は販売してません 今後も開発できる状態で発売されないかも • 最近MRLDのテスト技術が出来てきたので チップを生成できるように • ただデザインツールが無いんです… • 真理値表を考えつつ,HDLを書くのつらい 9
  11. 11. それでも… わたし,気になります! • 大学だと愛媛大学で開発出来ます(ここ重要です • 今後の課題としては簡易なニューラルネットワークの実装や MRLD向けの経路合成アルゴリズムの構築, デザインツールの作成などがあります 10
  12. 12. えっ,愛媛大学? • 四国だし,就職や環境微妙だし,良いところないじゃん! • 家賃や奨学金免除のハードルの低さなどの点で優位かも? • とりあえずやる気があればいっぱい研究できます • 優秀な人的リソースが足りてないので, 学部生のうちから大きいプロジェクトに参加も? 11
  13. 13. お願いします,愛媛大学に来てください • 先程も言いましたが,人的リソースが足りていません! • 弊研究室はD:1人,M2:1人,M1:1人って構成になりそうです • これだと全然研究がスケールしません • テーマは面白いのに… • 興味があればTwitterに連絡いただければ,都合をつけます(最優先 12
  14. 14. まとめ • MRLDもいいけど,FPGAは最高だぜ • だってデザインツールあるし,高位合成もできちゃう • でも新しいものも好きなの • わたしは節操がなく,優柔不断で,すぐに目移りしてしまいます 13
  15. 15. で,結局何やってんのよ? • 論文読みながら,FPGA上にNNアクセラレータを実装しています 今はCNNだけなんですが,将来的にRNNやMLP,LSTMなども これはもう少し新規性を足して,未踏に応募してみようかと • MRLDという新しいリコンフィギャラブルデバイス NNの実装(チップの必要意義を示さねば 経路合成アルゴリズム(毎度考えるのは大変 デザインツール(自動で配線してほしい 14

×