Cổng Logic

13,514 views

Published on

Published in: Technology, Education
0 Comments
5 Likes
Statistics
Notes
  • Be the first to comment

No Downloads
Views
Total views
13,514
On SlideShare
0
From Embeds
0
Number of Embeds
3
Actions
Shares
0
Downloads
138
Comments
0
Likes
5
Embeds 0
No embeds

No notes for slide

Cổng Logic

  1. 1. 31/01/2015FPGA Class 1 CÁC THÀNH PHẦN MẠCH SỐ BÀI 2:
  2. 2. Nội dung chính  Các cổng logic (Ký hiệu và chức năng)  D Flip-Flop và Chốt (Latch).  Mux và De-MUX.  Mạch tổ hợp và tuần tự (quan trọng)  Reset đồng bộ và reset bất đồng bộ (quan trọng) 31/01/2015FPGA Class 2
  3. 3. Các cổng logic  Cổng NAND  Cổng đảo, cổng đệm, cổng đệm 3 trạng thái  Cổng AND, cổng OR và cổng NOR  Cổng XOR và Cổng XNOR 31/01/2015FPGA Class 3
  4. 4. Cổng NAND 31/01/2015FPGA Class 4 Chỉ bằng 0 khi tất cả ngõ vào bằng 1 1 đơn vị cổng (gate) = 1 cổng NAND hai ngõ vào Ký hiệu: Symbol Bảng sự thật: Truth Table Chuyển đổi tương đương Cấu trúc CMOS
  5. 5. Cổng đảo, cổng đệm, cổng 3 trạng thái 31/01/2015FPGA Class 5 Inverter gate (NOT gate) Buffer gate Tri-state buffer gate
  6. 6. Cổng AND, cổng OR và cổng NOR 31/01/2015FPGA Class 6 Chỉ bằng 1 khi tất cả ngõ vào bằng 1 Bằng 1 khi 1 trong các ngõ vào bằng 1 Bằng 1 khi tất cả ngõ vào bằng 0
  7. 7. Cổng XOR và XNOR 31/01/2015FPGA Class 7 Hai ngõ vào khác nhau thì ngõ ra bằng 1. (So sánh khác) Hai ngõ giống nhau thì ngõ ra bằng 1. (So sánh bằng) Exclusive OR gate (EX-OR) Exclusive NOR gate (EX-NOR)
  8. 8. D Flip-Flop và D Latch 31/01/2015FPGA Class 8 Dạng sóng hay giản đồ định thời (Timing Diagram) Theo mức của tín hiệu clock Theo cạnh của tín hiệu clock Cấu tạo
  9. 9. MUX và DE-MUX 31/01/2015FPGA Class 9 Multiplexer (Mạch dồn kênh) Ký hiệu Cấu tạo De-Multiplexer (Mạch phân kênh)
  10. 10. Mạch tổ hợp (Combinational Circuit)  Mạch tổ hợp chỉ bao gồm các cổng logic.  Giá trị ngõ ra của một mạch tổ hợp chỉ phụ thuộc vào giá trị ngõ vào hiện tại, không phụ thuộc vào giá trị ngõ vào hay ngõ ra trước đó.  Chúng ta phải luôn chú ý đến hai điển quan trọng trong mạch tổ hợp là:  Không có các phần tử “nhớ” lưu giá trị trước đó của ngõ ra.  Không có hồi tiếp (feedback). 31/01/2015FPGA Class 10
  11. 11. Mạch tuần tự (Sequential Circuit)  Bao gồm cổng logic và các phần tử nhớ (FlipFlop, thanh ghi).  Ngõ ra phụ thuộc vào giá trị ngõ vào hiện tại và còn có thể phụ thuộc vào trạng thái trước đó của chính nó.  Chú ý đến hai điểm quan trọng trong mạch tuần tự là:  Lưu được giá trị trạng thái trước đó.  Có thể có hồi tiếp 31/01/2015FPGA Class 11
  12. 12. Ví dụ minh họa mạch tổ hợp và tuần tự 31/01/2015FPGA Class 12 Mạch tổ hợp Mạch tuần tự Mạch logic tổ hợp Phần tử nhớ
  13. 13. Reset đồng bộ (Synchronous reset)  Reset chỉ được thực hiện khi tín hiệu reset tích cực và có cạnh clock (cạnh lên hoặc cạnh xuống). 31/01/2015FPGA Class 13
  14. 14. Reset bất đồng bộ (Asynchronous reset) 31/01/2015FPGA Class 14  Reset xảy ra ngay khi tín hiệu reset tích cực bất chấp tín hiệu clock.
  15. 15. 31/01/2015FPGA Class 15 KẾT THÚC BÀI 2

×