Curso de mecatronica y automatizacion

8,064 views

Published on

Published in: Education
4 Comments
7 Likes
Statistics
Notes
No Downloads
Views
Total views
8,064
On SlideShare
0
From Embeds
0
Number of Embeds
7
Actions
Shares
0
Downloads
746
Comments
4
Likes
7
Embeds 0
No embeds

No notes for slide

Curso de mecatronica y automatizacion

  1. 1. INSTITUTO TECNOLÓGICO Y DE ESTUDIOS SUPERIORES DE MONTERREY CAMPUS MONTERREY DIVISIÓN DE INGENIERÍA Y ARQUITECTURA DEPARTAMENTO DE MECATRÓNICA Y AUTOMATIZACIÓN LABORATORIO DE DISEÑO DE SISTEMAS LÓGICOS (MR00-034) MANUAL DEL CURSODr. Jorge Limón RoblesFrancisco Calleja Bernal M.Colaborador: Luis Rosas CobosRevisión 01 (Diciembre 2002)
  2. 2. ITESM Departamento de Mecatrónica y AutomotizaciónContenidoPlaneación del cursoNormas del laboratorioEvaluación del laboratorioRúbricaPráctica 1: Compuertas Digitales básicas TTLPráctica 2: Otros Circuitos Combinatorios comunesPráctica 3: Otros Circuitos Combinatorios comunesPráctica 4: Síntesis de circuitos combinatorios y construcción con lógica alambradaPráctica 5: Construcción de circuitos combinatorios con PLD´sPráctica 6: Memorias y Flip-flopsPráctica 7: Circuitos de tiempo y otros circuitos secuenciales comunes.Práctica 8: Aplicaciones de los FF’sPráctica 9: Síntesis de circuitos secuenciales síncronosPráctica 10: Control Lógico NeumáticoPráctica 11: Control Lógico EléctricoPráctica 12: Diseño e implementación de circuitos lógicos mediante PLCPráctica 13: Diseño e implementación de circuitos lógicos en PLC mediante GrafcetLaboratorio de Diseño de Sistemas Lógicos
  3. 3. ITESM Departamento de Mecatrónica y AutomotizaciónPrograma tentativo para el curso y el laboratorio de Diseño de Sistemas LógicosProfesor: Dr. Jorge Limón RoblesInstructores de laboratorio: M. Sc. Armando Céspedes M. Sc. Raúl EstradaSemana Diseño Sistemas Lógicos Laboratorio de Diseño Sistemas Lógicos Introducción 1 Presentación Funciones lógicas Sistemas Numéricos 2 P1: Compuertas Digitales básicas TTL Sistemas Numéricos Algebra Booleana 3 P2: Otros Circuitos Combinatorios comunes Mapas de Karnaugh Mapas de Karnaugh 4 Síntesis de circuitos combinatorios P3: Otros Circuitos Combinatorios comunes Construcción con NAND’s Primer examen parcial P4: Síntesis de circuitos combinatorios y construcción 5 Constr. de circuitos comb con PLD´s con lógica alambrada ( incluyendo transductores de entrada y salida) Constr. de circuitos comb con PLD´s (Sol Ex) 6 P5: Construcción de circuitos combinatorios con PLD´s Constr. de circuitos comb con PLD´s Conceptos Básicos de Circ. Secuenciales 7 Memorias y flip-flops Proyecto 1: Circuito Digital combinatorio Otros dispositivos secuenciales Análisis de circuitos secuenciales 8 P6: Memorias y Flip-flops Análisis de circuitos secuenciales Segundo examen parcial P7: Circuitos de tiempo y otros circuitos secuenciales 9 Síntesis de circ. secuenciales comunes. Síntesis de circ. Secuenciales (Sol Ex) 10 P8: Aplicaciones de los FF’s Síntesis de circ. secuenciales Circuitos Lógicos Neumáticos P9: Síntesis de circuitos secuenciales síncronos con 11 Circuitos Lógicos Neumáticos PLD´s. Circuitos Lógicos Neumáticos 12 Proyecto 2: Circuito digital secuencial Circuitos lógicos eléctricos Circuitos lógicos eléctricos 13 P10: Circuitos Lógicos neumáticos PLC`s Tercer examen parcial 14 P11: Circuitos Lógicos Eléctricos PLC´s PLC´s (Sol Ex) 15 P12: Programación Básica de PLC´s PLC´s Tópicos Avanzados 16 P13: Programación Avanzada de PLC´s Tópicos AvanzadosLaboratorio de Diseño de Sistemas Lógicos
  4. 4. ITESM Departamento de Mecatrónica y AutomotizaciónNormas para el laboratorio 1. Sobre puntualidad y asistencia • Se tomará lista 5 minutos después de la hora de entrada • Se considera retardo el llegar después de haber sido nombrado por primera vez en la lista • Acumular 2 retardos es equivalente a una falta • 30 minutos después de la hora de entrada ya no se permitirá la entrada al laboratorio • El número máximo permitido de faltas es el equivalente a 2 semanas. • A la práctica que no se asista no se permitirá entregar el reporte y la calificación será cero en dicha práctica • Es responsabilidad de los alumnos y su instructor pactar una fecha de reposición en caso de no tener sesión por causa de un asueto. 2. Sobre el cuidado del equipo • Todos los alumnos deberán cuidar el equipo de trabajo • Cualquier daño a los equipos, por un mal uso, será pagado por los alumnos responsables 3. Sobre los reportes El alumno deberá entregar un reporte de cada práctica bajo los siguientes lineamientos: • Los reportes serán entregados en hojas blancas tamaño carta (pueden ser en papel usado previamente) • La totalidad o una parte de éstos pueden ser hechos a mano siempre y cuando se haga con claridad y limpieza, cuando se hagan dibujos se deberá utilizar regla • Los reportes deberán incluir: o Encabezado (no hay portada) o Objetivo (expresado con sus propias palabras) o Breve descripción de la práctica (expresada con sus propias palabras) o Desarrollo (datos, cálculos, figuras, tablas, etc) o Conclusiones individuales • Los reportes serán desarrollados en equipos de dos o tres personas. La calidad y entrega a tiempo del escrito es responsabilidad de todo el equipo. • Los reportes deberán ser entregados por escrito al instructor, una sesión después de haber sido realizada la práctica, en el día y la hora en que se cursa el laboratorio • El alumno que se retrase en entregar su reporte podrá hacerlo a la semana siguiente y su calificación se asignará con base en un máximo de 70 sobre 100. Después de una semana de retraso ya no se aceptará. • Cualquier indicio de copia en los reportes, prácticas, etc., y/o actos de deshonestidad académica se manejarán de acuerdo al reglamento académico del ITESM. • Si un alumno desea revisión de la evaluación de su reporte deberá manifestarlo al instructor en un periodo máximo de 1 semana después de haber recibido su reporte calificado. 4. Sobre responsabilidades generales • Cada equipo tiene la obligación de llevar a cada sesión una impresión del desarrollo de la práctica • De ser indicado por su instructor, los equipos de trabajo se rotarán. • De ser necesario los proyectos podrán ser revisados fuera de clase.Laboratorio de Diseño de Sistemas Lógicos
  5. 5. ITESM Departamento de Mecatrónica y AutomotizaciónEvaluación del laboratorio de diseño de sistemas lógicosCalificación de la práctica • Exámen rápido y puntualidad 20 puntos • Trabajo individual (ver rúbrica) 10 puntos • Cumplimiento del equipo con lo programado (ver rúbrica) 10 puntos • Reporte (en equipo, excepto donde se indica) o Presentación y ortografía 10 puntos o Contenido 30 puntos o Conclusiones individuales 20 puntos 100 puntosCalificación del laboratorio • Promedio de las prácticas 75 puntos • Proyectos 25 puntos 100 puntosLaboratorio de Diseño de Sistemas Lógicos
  6. 6. ITESM Departamento de Mecatrónica y AutomotizaciónRúbrica para evaluación de la participación del alumno en el laboratorioPARÁMETROS Y CRITERIOS DE EVALUACION 0 pts 6 pts 10 ptsTrabajo individual No Trabaja. Trabaja pero requiere Cumple por iniciativa presión del instructor propiaCumplimiento del Se cumplió menos de Se cumplió la mayoría Se cumplió loequipo con los la mitad de lo de lo programado programadoobjetivos programadoprogramadosFormato de observación en el laboratorioGrupo ____________Instructor ____________ Práctica # Práctica # Práctica # Práctica # Práctica # Práctica # Práctica # Práctica #Alumno Matrícula TI CE Tot. TI CE Tot. TI CE Tot. TI CE Tot. TI CE Tot. TI CE Tot. TI CE Tot. TI CE Tot.Laboratorio de Diseño de Sistemas Lógicos
  7. 7. ITESM Departamento de Mecatrónica y Automotización DESARROLLO PRÁCTICA #1 COMPUERTAS DIGITALES BÁSICAS TTL Su instructor describirá las partes de un protoboard para ser utilizado en la implantación de sistemas lógicos digitales. Para más detalles del protoboard ver anexo A. Objetivos: - Uso del protoboard. - Polarización de un LED. - Elaborar un detector de señal lógica con un LED. - Generación de estados lógicos para compuertas digitales. - Obtención experimental de las tablas de verdad para las compuertas lógicas básicas: AND, OR y NOT. - Aplicar las compuertas lógicas digitales básicas en la simulación de sistemas de control lógico. Fig. 1: Protoboard 1) Construir en su protoboard un circuito eléctrico, como se muestra en la figura 2, para polarizar adecuadamente un LED (Light Emmiting Diode).LISTA DE MATERIAL Para un mejor funcionamiento de un LED es necesario limitar la corriente If que provoca la luminiscencia del LED.- LED’s Considere que de acuerdo a datos técnicos de un LED se tiene que: Vf =- Resistencias de 330 Ω 1.5 VCD, e If = 0.015 A. Si el voltaje de polarización, Vs = 5 VCD, realice- Dip switch lo siguiente:- 7400 a) Identifique las terminales ánodo y cátodo del LED para realizar una- 7402 polaridad correcta.- 7404 b) Calcule el valor de Rs. ¿El valor calculado corresponde a un valor- 7408 comercial? Explique.- 7432 c) Observe qué sucede a la intensidad luminosa del LED al utilizar una resistencia de un valor menor o mayor al valor calculado. Explique. d) Vuelva a conectar la resistencia R de mayor valor y mida la caída de voltaje en el LED, Vm, así como el valor de If. Mida el valor del voltaje y su polaridad a través de la resistencia eléctrica del circuito.Laboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 1
  8. 8. ITESM Departamento de Mecatrónica y Automotización If Vs = 5 VCD; Vf = 1.5 VCD; Medir: Vm = _________ Rs = 330 Ω; If = 0.015 A; If = _________ Fig. 2: Circuito de polarización para un LED. Fig. 3: Prueba para obtener la tabla de verdad a una compuerta AND, SN74LS08 2) Realice las modificaciones al circuito anterior para que dicho circuito sea utilizado durante su práctica como verificador de voltaje. 4) Implante la función lógica Booleana: F = A.B’ + A’.B utilizando compuertas lógicas básicas y obtenga su tabla de verdad de maneraCompuertas Lógicas Digitales experimental. 3) Construya un circuito eléctrico en su protoboard para comprobar la tabla Aplicación de verdad de las compuertas digitales AND, OR y NOT. Consulte la tabla de especificaciones (data sheet, apéndice D) para identificar los pines que 5) El consejo directivo de una empresa se encuentra integrado por tres corresponden a: entradas, salidas y polarización (Vcc, Gnd). personas. En una de sus juntas se acordó que las votaciones se hicieran de El circuito debe generar dos entradas de voltaje (1: uno lógico) que forma secreta; sin embargo, existe el problema de que una persona ajena deberán ser mostrados por dos LEDs, y la salida de la compuerta será contara los votos para mantener el secreto del voto. Para evitar este mostrada en otro LED, como se ilustra en la Figura 3. problema se decide hacer lo siguiente: ¿Qué sucede a la salida de las compuertas cuando a las entradas no se Se instalará un botón debajo de la mesa de cada directivo. Al centro de la conecta voltaje (entradas flotadas)? Explique. sala de juntas se colocarán dos lámparas, una de color roja y una de color verde. Al momento de votar, si el directivo está a favor presionará el botón, si está en contra no lo presionará. La lámpara color verde deberá encenderse si la mayoría vota a favor. La lámpara de color rojo deberá encenderse si la mayoría está en contra. a) Elabore la tabla de verdad para obtener la solución a este problema b) Implante con compuertas lógicas básicas la solución encontrada.Laboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 2
  9. 9. ITESM Departamento de Mecatrónica y AutomotizaciónREPORTE DE LA PRÁCTICA ANEXOS a) Breve resumen de la práctica. b) Descripción y resultados obtenidos. A) Partes de un protoboard. c) Esquemas o circuitos que se indiquen d) Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). e) Bibliografía f) Anexar la información solicitada por el instructor Investigar: 1. Una página de internet donde estén los datos técnicos y diagramas de las compuertas digitales básicas. 2. El funcionamiento y composición de un LED, incluya especificaciones eléctricas. Fig. 6: Partes de un protoboard. Para la explicación del “protoboard” se considera la posición mostrada en la Fig. 6. Los orificios verticales (columnas) de la “zona A” están conectados entre sí, al igual que los de la “zona B”. Existe una ranura que aísla los orificios verticales de las zonas A y B. Los orificios horizontales de las zonas A y B están aislados entre sí. Los buses de alimentación de voltaje corresponden a las barras marcadas con las líneas roja (+) y azul (-). Los orificios se encuentran numerados para facilitar la identificación de los pines de un “chip” a ser utilizado.Laboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 3
  10. 10. ITESM Departamento de Mecatrónica y AutomotizaciónB) Circuito eléctrico para generar los niveles lógicos “0” y “1”. D) Datos para las compuertas lógicas digitales, familia 74XX (data_sheet)C) Identificación de los “pines” de compuertas digitalesLaboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 4
  11. 11. ITESM Departamento de Mecatrónica y Automotización NOTAS:Laboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 5
  12. 12. ITESM Departamento de Mecatrónica y Automotización DESARROLLO PRÁCTICA #2 OTROS CIRCUITOS COMBINATORIOS COMUNES 1) EL DISPLAY DE 7 SEGMENTOS El display de siete segmentos es un dispositivo de salida en un circuito de control Objetivos: lógico. Este display está conformado por un conjunto de siete LED`s (Light - Conocer el uso y funcionamiento del display de 7 segmentos Emitting Diode) acomodados de la siguiente manera: - Conocer el uso y funcionamiento de un decoder - Utilizar el decoder para desplegar números decimales en el display de 7 segmentos Led - Conocer el uso y funcionamiento de un multiplexor (MUX) - Utilizar el MUX para generar funciones lógicas. Fig. 1: Display de siete segmentos Cada uno de los leds o segmentos tienen una letra que los identifica que es laLISTA DE MATERIAL siguiente: A- LED’s- Resistencias de 330 Ω F B- Dip switch G- Display de 7 segmentos (ánodo común) E C- Display de 7 segmentos (cátodo comíun)- 7447 D- 74151 Fig.2: Denominación de los segmentos Existen dos tipos de display: • Ánodo común • Cátodo común Los display de ánodo común tienen la siguiente configuración:Laboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 1
  13. 13. ITESM Departamento de Mecatrónica y Automotización Como se puede observar en la figura, el display de cátodo común tiene la conexión 5 VDC de tierra como punto común entre los LED´s. Nota: Ejercicio1 La línea continua representa lo que En el protoboard coloque y compruebe el funcionamiento del display de 7 DA05 está dentro del segmentos de ánodo común. Se sugiere utilizar un resistor de 470 Ω como dispositivo y limitador de corriente. la línea punteada 2) DECODER A B C D E F G lo que usted debe conectar El decoder es un dispositivo que se encarga de recibir un código y traducirlo a una R salida deseada. Este dispositivo puede ser utilizado para traducir el sistema binario (por ejemplo, en formato BCD) y tener una salida en el sistema decimal de la Señales de activación (conectar a 0 VDC) siguiente forma: 0 Fig.3: Configuración ánodo común 1 2 Ae 3 El estado de las Be Decoder 4 salidas cambiará a un Sistema binario Como se puede apreciar en la figura todos los LED tienen como punto común (en formato BCD) Ce De 5 6 uno lógico dependiendo la alimentación de 5V y deberán ser conectados a tierra por medio de un 7 del código de entrada 8 resistor R para limitar la corriente a través del LED. 9 Fig.5: Decoder BCD a decimal Los display de cátodo común tienen la siguiente configuración: Por ejemplo este decoder encenderá la salida 9 si el código de entrada es 1001. Señales de activación (conectar a 5 VDC) A su vez para poder tener un número en el display de 7 segmentos se necesitaría R un circuito combinatorio que recibiera el código binario del número que se quiera desplegar y éste lo tradujera a las salidas correctas, para esto se requeriría una A B C D E F G función lógica para cada segmento. Ejercicio 2 DC05 Obtenga la función lógica para encender el segmento A en los dígitos del sistema decimal si tuviera un display de 7 segmentos con ánodo común Ejercicio 3 GND Obtenga la función lógica para encender el segmento A en los dígitos Fig.4: Configuración cátodo común del sistema decimal si tuviera un display de 7 segmentos con cátodo comúnLaboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 2
  14. 14. ITESM Departamento de Mecatrónica y Automotización Se podría obtener la salida del multiplexor por medio de una función lógica queDado que es muy común requerir este tipo de aplicaciones también existen dependa del código que entra al circuito de control.decoders que traducen del sistema binario (en formato BCD) a las señalesnecesarias para tener un número decimal en el display de 7 segmentos. Ejercicio 5Los decoders más comunes son: Obtenga la función lógica de la salida con base en la variables de entrada (Ae, Be, y Ce) y las entradas (I0...I7) (recuerde que la entradaFunción Tipo Características I0 se conectará a la salida cuando tenga el código binario equivalenteBCD a Decimal 7445 Salidas de colector al cero decimal en las variables de entrada). abiertoBCD a siete segmentos 7446, 7447, 7449 Salidas de colector Afortunadamente no es necesario implantar la función lógica porque existen abierto diversos multiplexores comerciales como lo son:BCD a siete segmentos 7448 No requiere resistencias externas Función Tipo Características MUX 16 a 1 74150 Sólo tiene disponible Ejercicio 4 la salida negada MUX 8 a 1 74151 Tiene disponible la Muestre los dígitos en el display de 7 segmentos utilizando el decoder. salida postiva y negada Envíe las señales de entrada conectando y desconectando cables o utilice MUX 8 a 1 74152 Sólo tiene disponible “dip switches” la salida negada MUX Doble 4 a 1 74153 Convierte de paralelo a 3) MULTIPLEXOR serialEl multiplexor se puede definir como un selector de datos. Este dispositivo tiene Además de usarlo como selector es común el usarlo para construir funcionesvarias líneas de entrada y una sola salida, mediante un circuito de control y un lógicas. Esto se lograría si se coloca la tabla de verdad resultante como entrada alcódigo binario se selecciona cual de las entradas se conectará a la salida. Esto se multiplexor e introducimos al circuito de control los valores de las variables quepuede observar en el siguiente diagrama: originaron la tabla. I0 Ejercicio 6 I1 I2 El consejo directivo de una empresa se encuentra integrado por tres Valores de uno o I3 personas. En una de sus juntas se acordó que las votaciones se Salida cero lógico I4 hicieran de forma secreta; sin embargo, existe el problema de que I5 una persona ajena contara los votos para mantener el secreto del I6 voto. Para evitar este problema se decide hacer lo siguiente: I7 Se instalará un botón debajo de la mesa de cada directivo. Al centro Circuito de de la sala de juntas se colocarán dos lámparas, una de color roja y control una de color verde. Al momento de votar, si el directivo está a favor presionará el botón, si está en contra no lo presionará. La lámpara Ae Be Ce color verde deberá encenderse si la mayoría vota a favor. La Fig. 6: Funcionamiento de un multiplexor lámpara de color rojo deberá encenderse si la mayoría está en contra.Laboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 3
  15. 15. ITESM Departamento de Mecatrónica y Automotización a. Elabore la tabla de verdad para obtener la solución a este ANEXOS problema b. Implante con un multiplexor la solución encontrada. A) Identificación de los “pines” del display de 7 segmentos común Ejercicio 7 (Opcional) G F A B Resuelva el ejercicio 6 suponiendo que el consejo directivo se encuentra conformado por 4 personas (A, B, C y D) y que la persona A tiene el voto de calidad en caso de empate. a) Elabore la tabla de verdad para obtener la solución a este problema b) Implante con un multiplexor la solución encontrada.REPORTE DE LA PRÁCTICA E D C PD común a) Breve resumen de la práctica b) Descripción y resultados obtenidos c) Esquemas o circuitos que se indiquen B) Identificación de los “pines” del decoder 7447 d) Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). e) Bibliografía f) Anexar información solicitada. Investigar: 1. Las características (hojas de datos) de al menos un decoder o de un multiplexor que no se mencione en la práctica. 2. Un circuito de aplicación del multiplexor Entradas Salidas al display EntradasLaboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 4
  16. 16. ITESM Departamento de Mecatrónica y AutomotizaciónC) Identificación de los “pines” del multiplexor 74151 NOTAS: Entradas Entradas Salida Salida negada Habilitación Código (a GND) NOTAS:Laboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 5
  17. 17. ITESM Departamento de Mecatrónica y Automotización DESARROLLO 1) SENSOR FOTOELÉCTRICO DE BARRERA PRÁCTICA #3 OTROS CIRCUITOS COMBINATORIOS COMUNES Uno de los dispositivos más usado para detectar objetos sin contacto es el sensor fotoeléctrico de barrera. Este instrumento ya se utilizó en el Laboratorio de (PARTE 2) Instrumentación y Mediciones y en esta práctica tendrá la oportunidad de conocer su funcionamiento interno. La configuración de este sensor es la siguiente. Objetivos: Emisor de Receptor luz - Conocer el uso y funcionamiento interno del sensor fotoeléctrico de infrarroja barrera - Aplicar los conocimientos obtenidos en las dos últimas prácticas en un problema práctico Fig. 1: Sensor fotoeléctrico de barrera LISTA DE MATERIAL Recuerde que este sensor se basa en la detección de luz infrarroja en el receptor. - LED’s La estructura interna simplificada del sensor se muestra en la siguiente figura: - Resistencias de 100 Ω - Resistencias de 330 Ω Diodo emisor de luz Fototransistor que funciona como un interruptor activado - Dip switch infrarroja (LED) por la luz infrarroja - Sensor fotoeléctrico de barrera 5 VDC A - Relevador con bobina de 5 V. - Relevador con bobina de 6 V. - Display de 7 segmentos (ánodo común) - 7447 - 74151 GND GND Fig.2: Estructura interna de un sensor fotoeléctrico Nota: Cuando el fototransistor detecta la luz infrarroja la terminal A queda conectada a tierra a través de la resistencia. Si no detecta la luz infrarroja la terminal queda flotada.Laboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 1
  18. 18. ITESM Departamento de Mecatrónica y AutomotizaciónUna conexión típica de este sensor sería: Diodo emisor de luz infrarroja (LED) 5 VDC 5 VDC R1 Diodo emisor de luz R2 L (Señal TTL) infrarroja (LED) 5 VDC R1 Objeto GND GND Fig.4: Conexión a un circuito TTL del sensor fotoeléctrico GND GND Si no hay interferencia el transistor está Si un objeto interrumpe la luz el ACTIVO y la entrada de la compuerta transistor está ABIERTO, la entrada a está conectada a 0 VDC (0 lógico) y la compuerta está desconectada y es GND L=1 vista como 5 VDC (1 lógico) L = 0 Fig.3: Conexión típica del sensor fotoeléctrico Ejercicio 2 Ejercicio 1 Conecte el circuito que se muestra en la figura 4. Utilice un LED para Conecte el circuito que se muestra en la figura 3. Estime R2 para que conocer el estado de la salida L. Note que el emisor trae una letra E el LED de salida encienda y apague con la presencia o ausencia de en la parte superior, el ánodo trae un signo “+”. luz. 2) TRANSDUCTORES DE POTENCIACuando la señal del sensor fotoeléctrico se utilice como entrada de un circuito TTLno es necesario incluir la conexión del circuito de la figura 3 (recuerde que en la En ocasiones es necesario activar una salida de mayor potencia a la proporcionadapráctica anterior se comentó que una terminal TTL de entrada que no esté por una compuerta o circuito TTL. Para realizar esto es necesario un dispositivoconectada se considera como un “1” lógico, es decir, está alimentada con 5 VDC). que “traduzca” señales de baja potencia a señales de potencia mayor. LosPor lo anterior el sensor fotoeléctrico en un circuito TTL se conectaría de la dispositivos que nos ayudan a realizar la conversión o traducción de potencia sonsiguiente forma: llamados transductores. Algunos dispositivos que realizan la función de transductores son: a) Transistor. Este dispositivo se usa para circuitos con cargas de DC Señal TTLLaboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 2
  19. 19. ITESM Departamento de Mecatrónica y Automotización b) TRIAC. Este dispositivo se usa para circuitos con cargas de AC Realice el diseño del circuito de control y constrúyalo Despliegue del código de la Señal TTL tarjeta Tarjeta c) Relevador con bobina de 5 VDC. Se usa para circuitos con cargas de cualquier tipo (se debe tener cuidado con la capacidad de corriente del Circuito contacto) Combinatorio Transductor Código binario Permiso de Buzzer acceso Sistema de (TTL) detección del código de tres perforaciones Fig.5: Esquemático del sistema de acceso GND Ejercicio 3 En una compañía metalúrgica, se desea controlar el acceso a ciertas áreas mediante una credencial codificada, pertenecientes a todos los empleados. El código de acceso se grabará en la credencial mediante tres perforaciones. El sistema de control obtendrá dicho código revisando mediante sensores fotoeléctricos, desplegará el código de la tarjeta que se esta verificando y permitirá el acceso activando una indicación luminosa y un “buzzer” de 12 VDC. Áreas a las que se permitirá el Código acceso Gerencia 1 Mantenimiento 4 Ingenieros encargados de hornos 5 Operadores 6Laboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 3
  20. 20. ITESM Departamento de Mecatrónica y Automotización ANEXOSREPORTE DE LA PRÁCTICA A) Identificación de los “pines” del display de 7 segmentos a) Breve resumen de la práctica. común b) Descripción y resultados obtenidos. c) Esquemas o circuitos que se indiquen G F A B d) Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). e) Bibliografía f) Anexar la información solicitada por el instructor Investigar: 1. El principio de operación y un ejemplo de circuito de conexión del TRIAC. E D C PD común B) Identificación de los “pines” del decoder 7447 Entradas Salidas al display EntradasLaboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 4
  21. 21. ITESM Departamento de Mecatrónica y AutomotizaciónC) Identificación de los “pines” del multiplexor 74151 NOTAS: Entradas Entradas Salida Salida negada CódigoD) Identificación de los “pines” del sensor fotoeléctrico + + E D NOTALaboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 5
  22. 22. ITESM Departamento de Mecatrónica y Automotización DESARROLLO 1) LA COMPUERTA NAND PRÁCTICA #4 SÍNTESIS DE CIRCUITOS COMBINATORIOS Y CONSTRUCCIÓN La compuerta NAND es una compuerta que equivale a una compuerta AND con su salida negada. El símbolo de esta compuerta y su tabla de verdad son CON LÓGICA ALAMBRADA las siguientes: Objetivos: A B F A 0 0 1 - Poner en práctica los conocimientos de síntesis de circuitos F 0 1 1 combinatorios adquiridos en la clase teórica B 1 0 1 “F es 0 sólo si A y B son 1” - Construir circuitos lógicos combinatorios: 1 1 0 Sólo con compuertas NAND Con decoders de propósito general Fig. 1: Compuerta NAND Ejercicio 1 Verifique la tabla de verdad de la compuerta NAND de 2 entradasLISTA DE MATERIAL (7400). Nota: Revise la composición interna de la compuerta 7410, 7420 y - LED’s 7430 - Resistencias de 330 Ω - Dip switch 2) CONSTRUCCIÓN DE FUNCIONES EXCLUSIVAMENTE CON NAND - 7400 - 7408 La compuerta NAND tiene la propiedad que a partir de ella se pueden - 7432 construir las 3 funciones lógicas básicas (AND, OR y NOT) y en - 74154 consecuencia cualquier otra función lógica. Por esta razón la compuerta NAND (al igual que la compuerta NOR) se dice que es una compuerta funcionalmente completa. La forma o formas de construir las 3 funciones básicas se muestran a continuación: a) Función NOTLaboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 1
  23. 23. ITESM Departamento de Mecatrónica y Automotización Opción 1: Entradas “puenteadas” Ejercicio 2 A F Construya las 3 funciones básicas utilizando sólo compuertas NAND F = A• A = A Cabe mencionar que cuando se va a construir una función en forma de suma de productos como: F = ABC + ABC + D Opción 2: Una entrada en 1 La función, construida con NAND´s, quedaría: A F A B 1 F = A •1 = A C A B C F Nota: Recuerde que una entrada no conectada en una compuerta NAND TTL es vista como un 1 lógico, por lo que para fines de prueba puede dejarla desconectada. D b) Función AND Note que se eliminan compuertas NAND al construir la función y esto permite utilizar un menor número de componentes. F A B F = A• B = A• B Otra forma de construir la función sería negando dos veces de la siguiente manera: F = ABC + ABC + D c) Función OR F = ABC + ABC + DA Por lo tanto, si distribuimos la primera negación la función quedaría: F F = A• B = A+ B F = ( ABC ) • (ABC ) • D NANDBObserve que las 3 formas son generalizables a NAND’s de n entradas NAND NANDLaboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 2
  24. 24. ITESM Departamento de Mecatrónica y AutomotizaciónObserve que la función está conformada por varios NAND. invidente cuando haya un objeto (o persona) en el cono normal N (el cono más grande) Ejercicio 3 b) Si el botón B está presionado (usado por el invidente para enfocar) el vibrador deberá de vibrar en forma Se desea diseñar un bastón especial para personas invidentes. El suave cuando haya un objeto en el cono angosto A. bastón deberá contar con tres sensores: c) En cualquier momento que haya un objeto en el cono 1. Un sensor de proximidad N (normal) que detecta la pequeño P, el vibrador deberá vibrar fuerte presencia de algún objeto o persona en el cono grande de independientemente de cómo esté el botón B. la figura 2 2. Un sensor de proximidad A (angosto) que detecta la Construya las funciones booleanas utilizando compuertas NAND presencia de algún objeto en el cono angosto de la figura 2. 3) DECODER DE USO GENERAL 3. Un sensor de proximidad P (pequeño) que detecta la presencia de un objeto en el cono pequeño de la figura 2. Un decodificador de n a 2n es un circuito combinatorio con n entradas y 2n salidas como se muestra en la siguiente en la figura: 0 N 1 2 El estado de las Ae 3 Be Decoder . salidas cambiará a un Sistema binario Ce . De 12 uno lógico dependiendo 13 del código de entrada A 14 15 n= 4 entradas 2n =24= 16 salidas P Fig.3: Decoder 4 a 16 Para cada codigo binario de entrada se encenderá (dará un 1 lógico) sólo con la salida correspondiente. Fig.2: Zonas de sensado del bastón Ejercicio 4 Además, el bastón contará con: - Un botón pulsador B y Obtenga la ecuación boolena para encender la tres primeras salidas - Un vibrador de dos intensidades, para que el bastón avise a la persona la presencia del objeto. El vibrador recibe 2 En general, el decoder se puede usar para activar un canal de salida en función del señales: V (vibrar) y F (vibrar fuerte). Si el vibrador recibe codigo binario recibido. En nuestro caso se puede usar para construir funciones la señal V vibrará. Esta vibración será fuerte si la señal de lógicas binarias de n variables de entradas. intensidad de vibración F está activa y suave si no está activa. Obtenga las expresiones booleanas para las señales V y F del vibrador bajo las siguientes consideraciones: a) Si el botón B no está presionado (operación normal) el vibrador deberá vibrar en forma suave, para avisar alLaboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 3
  25. 25. ITESM Departamento de Mecatrónica y AutomotizaciónSi se quisiera implantar la función: ANEXOS F = ABC + ABC + A BC D A) Identificación de los “pines” del NAND 7400Se haría de la siguiente manera: 0 Ae Be Decoder 6 Sistema binario Ce F De 7 Fig.4: Implantación de funciones lógicas con decodersNota: La entrada A es el bit menos significativo Ejercicio 5 (Opcional) B) Identificación de los “pines” del decoder 74154 Repita el ejercicio 3 utilizando el decoder 74154 (recuerde que las salidas de este decoder son activo bajo)REPORTE DE LA PRÁCTICA a) Breve resumen de la práctica. b) Descripción y resultados obtenidos. c) Esquemas o circuitos que se indiquen d) Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). e) Bibliografía f) Anexar la información solicitada por el instructor Señales de activación (a GND) Investigar: 1. Como obtener las funciones AND, OR y NOT con la compuerta NOR.Laboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 4
  26. 26. ITESM Departamento de Mecatrónica y Automotización NOTAS: NOTAS:Laboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 5
  27. 27. ITESM Departamento de Mecatrónica y Automotización DESARROLLO 1) LA COMPUERTA NAND PRÁCTICA #4 SÍNTESIS DE CIRCUITOS COMBINATORIOS Y CONSTRUCCIÓN La compuerta NAND es una compuerta que equivale a una compuerta AND con su salida negada. El símbolo de esta compuerta y su tabla de verdad son CON LÓGICA ALAMBRADA las siguientes: Objetivos: A B F A 0 0 1 - Poner en práctica los conocimientos de síntesis de circuitos F 0 1 1 combinatorios adquiridos en la clase teórica B 1 0 1 “F es 0 sólo si A y B son 1” - Construir circuitos lógicos combinatorios: 1 1 0 Sólo con compuertas NAND Con decoders de propósito general Fig. 1: Compuerta NAND Ejercicio 1 Verifique la tabla de verdad de la compuerta NAND de 2 entradasLISTA DE MATERIAL (7400). Nota: Revise la composición interna de la compuerta 7410, 7420 y - LED’s 7430 - Resistencias de 330 Ω - Dip switch 2) CONSTRUCCIÓN DE FUNCIONES EXCLUSIVAMENTE CON NAND - 7400 - 7408 La compuerta NAND tiene la propiedad que a partir de ella se pueden - 7432 construir las 3 funciones lógicas básicas (AND, OR y NOT) y en - 74154 consecuencia cualquier otra función lógica. Por esta razón la compuerta NAND (al igual que la compuerta NOR) se dice que es una compuerta funcionalmente completa. La forma o formas de construir las 3 funciones básicas se muestran a continuación: a) Función NOTLaboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 1
  28. 28. ITESM Departamento de Mecatrónica y Automotización Opción 1: Entradas “puenteadas” Ejercicio 2 A F Construya las 3 funciones básicas utilizando sólo compuertas NAND F = A• A = A Cabe mencionar que cuando se va a construir una función en forma de suma de productos como: F = ABC + ABC + D Opción 2: Una entrada en 1 La función, construida con NAND´s, quedaría: A F A B 1 F = A •1 = A C A B C F Nota: Recuerde que una entrada no conectada en una compuerta NAND TTL es vista como un 1 lógico, por lo que para fines de prueba puede dejarla desconectada. D b) Función AND Note que se eliminan compuertas NAND al construir la función y esto permite utilizar un menor número de componentes. F A B F = A• B = A• B Otra forma de construir la función sería negando dos veces de la siguiente manera: F = ABC + ABC + D c) Función OR F = ABC + ABC + DA Por lo tanto, si distribuimos la primera negación la función quedaría: F F = A• B = A+ B F = ( ABC ) • (ABC ) • D NANDBObserve que las 3 formas son generalizables a NAND’s de n entradas NAND NANDLaboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 2
  29. 29. ITESM Departamento de Mecatrónica y AutomotizaciónObserve que la función está conformada por varios NAND. invidente cuando haya un objeto (o persona) en el cono normal N (el cono más grande) Ejercicio 3 b) Si el botón B está presionado (usado por el invidente para enfocar) el vibrador deberá de vibrar en forma Se desea diseñar un bastón especial para personas invidentes. El suave cuando haya un objeto en el cono angosto A. bastón deberá contar con tres sensores: c) En cualquier momento que haya un objeto en el cono 1. Un sensor de proximidad N (normal) que detecta la pequeño P, el vibrador deberá vibrar fuerte presencia de algún objeto o persona en el cono grande de independientemente de cómo esté el botón B. la figura 2 2. Un sensor de proximidad A (angosto) que detecta la Construya las funciones booleanas utilizando compuertas NAND presencia de algún objeto en el cono angosto de la figura 2. 3) DECODER DE USO GENERAL 3. Un sensor de proximidad P (pequeño) que detecta la presencia de un objeto en el cono pequeño de la figura 2. Un decodificador de n a 2n es un circuito combinatorio con n entradas y 2n salidas como se muestra en la siguiente en la figura: 0 N 1 2 El estado de las Ae 3 Be Decoder . salidas cambiará a un Sistema binario Ce . De 12 uno lógico dependiendo 13 del código de entrada A 14 15 n= 4 entradas 2n =24= 16 salidas P Fig.3: Decoder 4 a 16 Para cada codigo binario de entrada se encenderá (dará un 1 lógico) sólo con la salida correspondiente. Fig.2: Zonas de sensado del bastón Ejercicio 4 Además, el bastón contará con: - Un botón pulsador B y Obtenga la ecuación boolena para encender la tres primeras salidas - Un vibrador de dos intensidades, para que el bastón avise a la persona la presencia del objeto. El vibrador recibe 2 En general, el decoder se puede usar para activar un canal de salida en función del señales: V (vibrar) y F (vibrar fuerte). Si el vibrador recibe codigo binario recibido. En nuestro caso se puede usar para construir funciones la señal V vibrará. Esta vibración será fuerte si la señal de lógicas binarias de n variables de entradas. intensidad de vibración F está activa y suave si no está activa. Obtenga las expresiones booleanas para las señales V y F del vibrador bajo las siguientes consideraciones: a) Si el botón B no está presionado (operación normal) el vibrador deberá vibrar en forma suave, para avisar alLaboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 3
  30. 30. ITESM Departamento de Mecatrónica y AutomotizaciónSi se quisiera implantar la función: ANEXOS F = ABC + ABC + A BC D A) Identificación de los “pines” del NAND 7400Se haría de la siguiente manera: 0 Ae Be Decoder 6 Sistema binario Ce F De 7 Fig.4: Implantación de funciones lógicas con decodersNota: La entrada A es el bit menos significativo Ejercicio 5 (Opcional) B) Identificación de los “pines” del decoder 74154 Repita el ejercicio 3 utilizando el decoder 74154 (recuerde que las salidas de este decoder son activo bajo)REPORTE DE LA PRÁCTICA a) Breve resumen de la práctica. b) Descripción y resultados obtenidos. c) Esquemas o circuitos que se indiquen d) Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). e) Bibliografía f) Anexar la información solicitada por el instructor Señales de activación (a GND) Investigar: 1. Como obtener las funciones AND, OR y NOT con la compuerta NOR.Laboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 4
  31. 31. ITESM Departamento de Mecatrónica y Automotización NOTAS: NOTAS:Laboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 5
  32. 32. ITESM Departamento de Mecatrónica y Automotización INTRODUCCIÓN PLD PRÁCTICA #5 CONSTRUCCIÓN DE CIRCUITOS COMBINATORIOS CON PLD´S En las prácticas anteriores nos hemos concentrado en la construcción del controlador lógico deseado a partir de la interconexión de componentes estándar (compuertas digitales o circuitos específicos), esto conduce a un Objetivos: circuito con varios “chips” y una cantidad amplia de conexiones entre ellos. - Poner en práctica los conocimientos referentes al funcionamiento y Sin embargo, cuando un controlador lógico va a ser producido en grandes uso de los PLD (Programable Logic Devices) cantidades (reloj digital, juguete, etc) es conveniente diseñar un circuito - Construir circuitos lógicos combinatorios apoyados en la integrado específico para la aplicación, es decir, un diseño “a la medida”. programación del GAL 16V8 Esto reduce el número de “chips” y las conexiones externas pero requiere la participación del fabricante en el diseño y fabricación de éste. Una alternativa intermedia, es el uso de dispositivos lógicos programables (PLD por sus siglas en ingles) que si bien son estándares, pueden ser “personalizados” hasta cierto nivel mediante programación.LISTA DE MATERIAL La figura muestra una configuración típica simplificada de un PLD que permite construir funciones en suma de productos y producto de sumas, - LED’s también se incluyen algunas conexiones como ejemplo. - Resistencias de 330 Ω - Dip switch - Display de 7 segmentos (cátodo común) - GAL 16V8 Fig. 1: Configuración interna de un PLDLaboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 1
  33. 33. ITESM Departamento de Mecatrónica y Automotización En la figura se pueden observar los siguientes aspectos: requiere (esto permite obtener resultados parciales que son alimentadas como entradas otra vez). • Formación de términos producto Si no se habilita, el XOR es desconectado del pin bidireccional En la parte superior izquierda están los pines de entrada. Los valores y este funciona como una entrada más. de las entradas son alimentados en forma normal y complementada • Forma de hacer las conexiones. mediante las líneas horizontales. En un PLD de programación única, inicialmente todos los puntos de Las líneas horizontales de las entradas se cruzan formando una malla una malla están conectados mediante fusibles y para lograr la(s) con líneas verticales que conectan a funciones AND. función(es) deseada(s) se “queman” los fusibles de las conexiones Cada compuerta AND formará un término producto incluyendo a las no necesarias. El mapa de fusibles a quemar se especifica al entradas (o sus complementos) que hallan sido conectadas a ella. “quemador” mediante un archivo (usualmente .jed). Esta conexión la lleva a cabo el usuario mediante programación. En un PLD reprogramable las conexiones pueden ser habilitadas y (ver término A·B en el ejemplo) deshabilitadas tantas veces como sea necesario. • Formación de sumas de productos. En la parte inferior al centro existen varias funciones OR. Cada una • Forma de hacer el mapa de conexiones (.jed) formará la suma de los términos producto que se conecten a ella Existen lenguajes de programación (ABEL: Advanced Boolean Expression Language, CUPL, etc) que permiten especificar el mediante programación (ver A·B + A·C en ejemplo) comportamiento deseado del circuito mediante instrucciones. A • Selección de polaridad de salida partir del comportamiento especificado y las características del PLD La salida de cada OR (suma de productos) es alimentada a una de las el software puede simplificar las funciones y generar el mapa de terminales de un OR exclusivo (XOR) fusibles. La otra terminal del XOR puede estar o no conectada a tierra por Otros softwares (como el que usaremos en esta práctica) permite programación. dibujar el diagrama lógico, y éste en forma automática lo traduce a Si se conecta a tierra (0 lógico), la salida del XOR será igual a alguno de los lenguajes anteriores para su procesamiento posterior. la del OR y por tanto la suma de productos construida saldrá directamente hacia el pin de salida correspondiente (ver la Notas: conexión al PIN 1 de la figura) 1. Variedades de PLD´s Si no se conecta a tierra (1 lógico), la salida del XOR será el a. A la combinación de un arreglo AND programable con uno OR complemento de la salida del OR (el complemento de la suma de programable como el mostrado se le conoce como Arreglo lógico productos) y representará por tanto un producto de sumas, el programable mediante campos, (FPLA, por siglas en ingles) o Teorema de Morgan le permite obtener el producto de sumas simplemente PLA (Programable Logic Array). correspondiente (ver la función A·B + A·D en la figura 1). b. Cuando el arreglo AND es programable pero el OR es fijo (los Nota: Observe que para tener en producto de sumas una función AND´s vienen preconectados a los OR por grupos (ejemplo 4 a cada determinada deberá introducir las variables negadas. uno) se le conoce como PAL. • Pines bidireccionales. c. Cuando el arreglo AND es fijo y el OR es programable se les conoce En la figura, la salida del primer XOR es conectado a un “buffer” de como memorias exclusivas de solo lectura, PROM. 3 estados que puede ser o no habilitado por la compuerta AND d. Recuerde que al construir circuitos secuenciales (no cubiertos en correspondiente. este curso) puede ser necesario que la salida de los OR pasen por Si se habilita, la salida del XOR es enviada hacia al pin memorias (o registros) y retornen a la malla principal. Cuando un bidireccional y este funciona como una salida convencional, dispositivo tambien incluye estas memorias se le conoce como además de ser retroalimentado hacia la malla de entrada por si se secuenciador lógico programable mediante campos: FPLS o simplemente PLS.Laboratorio de Diseño de Sistemas LógicosDr. Jorge Limón Robles 2

×