Arquitectura de Computadores Capitulo IV

ESCUELA :
PONENTE:
BIMESTRE:
Arquitectura de Computadores
CICLO:
CIENCIAS DE LA COMPUTACIÓN
I BIMESTRE
Ing. Greyson Alberca Prieto
Octubre – Febrero 2009

Organizaci ón y Arquitectura de Computadores CAP ÍTULO IV “ ENTRADA/SALIDA” Capítulo IV Arquitectura de Computadores

Contenidos
Organizaci ón del Computador
Componentes de computador y Buses
Memoria
Entrada/Salida
Bibliograf ía ･ Organizaci ón y Arquitectura de Computadores, William Stalling
Capítulo IV Arquitectura de Computadores

Objetivos
Identificar los tipos de dispositivos tanto internos como externos
Seleccionar el mejor método de E/S ya se programada, mediante interrupciones o acceso directo a memoria
Diferenciar los tipos de interfaces y reconocer cual de ellas es conveniente, tomando en cuenta los tiempos de respuesta necesarios

Temas
1. Dispositivos externos
2. Módulos de E/S
2.1. Funciones de un módulo
2.2. Estructura de un módulo
3. E/S programada
4. E/S mediante interrupciones
4.1. Procesamiento de la interrupción
4.2. Cuestiones de diseño
5. Acceso directo a memoria
6. Canales de procesamiento de E/S
7. La interfaz externa
7.1. Tipos de interfaces
7.2. Configuraciones punto a punto y multipuesto

Arquitectura Capítulo IV Arquitectura de Computadores • Un computador no puede estar formado sólo por la CPU y la memoria. • Para darle alguna utilidad debe de comunicarse con el mundo exterior a través del subsistema de entrada/salida (I/O input/output).

Introducci ón
El subsistema de Entrada/Salida permite al computador interactuar con el “mundo exterior”, adaptando los dispositivos externos antes de conectarlos al bus del sistema
¿Por qué no se conectan directamente al B.Sistema?
Variedad de dispositivos de E/S (periféricos)
Velocidad de transferencia(menor)
Formatos y anchos de banda
Dispositivos de E/S (periféricos) típicos:
E/S Básica: teclado, ratón, pantalla
Almacenamiento: discos, disquetes, cintas, CD-ROM,...
Impresión y escáner : impresoras, plotters, scanners, ...
Comunicación: redes, módems, ...
Multimedia: audio, vídeo, ...
Automatización

Conti…
Variedad de dispositivos periféricos

Elementos del sistema de E/S
Dispositivo externo:
Elementos físicos que se “comunican” con el exterior.
Módulos de Entrada/Salida (Controladores):
Permiten que los dispositivos externos se comuniquen con el resto de elementos del sistema.
Un dispositivo externo conectado a un m ód ulo de E/S se denomina dispositivo perif ér ico o simplemente perif ér ico

Perif érico Capítulo IV Arquitectura de Computadores

Puerto serie Capítulo IV Arquitectura de Computadores

1. Diagrama de bloques de un dispositivo externo(perif érico ) Capítulo IV Arquitectura de Computadores

Diagrama de bloques de un m ódulo de E/S Capítulo IV Arquitectura de Computadores

Funciones
Las funciones de un módulo se presentan en las siguientes categorías:
Control y temporización
Comunicación con el procesador
Comunicación con los dispositivos
Almacenamiento temporal de datos
Detección de errores

Funciones II
• Control y temporización
– Son necesarios para coordinar el tráfico entre dispositivos internos y externos
– Por ejemplo, el control de la transferencia de datos desde un dispositivo
externo al procesador podría implicar la siguiente secuencia de pasos:
1. El procesador pregunta por el estado del dispositivo
2. El módulo de E/S devuelve el estado del dispositivo
3. Si el dispositivo está listo, el procesador solicita la transferencia al módulo de E/S
4. El módulo de E/S obtiene los datos
5. Los datos se transfieren del módulo de E/S al procesador
La comunicaciçon con el procesador implica:
Decodificación de órdenes
Datos
Información de estado
Reconocimiento de dirección

Funciones III
• La comunicación con el dispositivo implica:
– Órdenes
– Información de estado
– Datos
• Almacenamiento temporal de datos
Los datos se envían en ráfagas rápidas desde la memoria al módulo de E/S y después se envían al periférico a la velocidad de éste (el proceso inverso es semejante)
Los datos se almacenan para no mantener ocupada a la memoria en una operación de transferencia lenta (evitar una caída en el rendimiento)
• Detección de errores
– Errores debidos a defectos mecánicos o eléctricos
– Errores en la transmisión de información (códigos de detección de errores)

TRANSFERENCIA
Del dispositivo externo al procesador
1. El procesador interroga al módulo de E/S
2. El módulo de entrada salida devuelve el estado del dispositivo
3. Si el dispositivo está operativo y preparado para transmitir, el procesador solicita la transferencia del dato mediante una orden al módulo de E/S
4. El módulo de E/S obtiene el dato del dispositivo externo
5. Los datos se transfieren desde el módulo de E/S al procesador

Estructura básica de E/S Capítulo IV Arquitectura de Computadores

Inconvenientes
¿Cómo se direccionan los dispositivos?
¿Cómo se transfiere la información entre los módulos de E/S y el resto del sistema?
¿Cómo se sincronizan, a nivel de operación, los módulos de E/S y el resto del sistema?

Ordenes-Instrucciones
Ordenes de E/S
Hay cuatro tipos de órdenes de E/S que puede recibir un módulo cuando es direccionado por el procesador
Control
Test
Lectura
Escritura
Instrucciones de E/S
Cuando el procesador, la memoria principal y las E/S comparten un bus común son posibles dos modos de direccionamiento:
Asignado en memoria, común, mapeada
Aislado.

E/S com ún y separada
Según el modo de seleccionar el periférico y el acceso a sus registros de control, datos y estado:
1. E/S COMÚN O ASIGNADA/MAPEADA EN MEMORIA:
• El acceso a estos módulos se realiza de igual modo a como se accede a un dato de memoria principal.
• Los periféricos se integran en el computador como si fueran parte de la memoria
Comunicarse con un módulo de E/S es leer y escribir en memoria. Ej: 68000.
• VENTAJA: Se aprovecha la potencia del juego de instrucciones.
• INCONVENIENTE: Se desperdicia parte del espacio de direcciones.
2. E/S AISLADA O SEPARADA:
• El acceso a la E/S está contemplado en la arquitectura.
• Existen dos mapas de memoria separados: uno para memoria y otro para E/S
Existen señales e instrucciones específicas. Ej: intel 80x86.
• (Las ventajas y desventajas son contrarias a las de la E/S común.)

Métodos de E/S
E/S por sondeo(polling,programada)
E/S por interrupciones
E/S por Acceso Directo a Memoria/DMA

1. E/S programada
La CPU tiene el control absoluto de la operación de E/S: inicia y lleva a cabo la transferencia.
La CPU está dedicándose por completo a realizar la operación de E/S: realiza tanto la comprobación de estado como la transferencia y la inicialización: poco eficiente.
Hardware mínimo.

2. E/S mediante interrupciones
• Problemas de la
entrada/salida programada
o por polling (consulta
continua del registro de
estado)
– La CPU no puede hacer
otros trabajos
- La CPU espera durante
horas a que se teclee una
tecla
• Solución: Interrupciones
– La CPU sigue con otros
trabajos
– Cuando el periférico está
listo avisa a través de la
línea de interrupción a la
CPU para que lea el dato
Punto de vista del módulo de E/S

E/S mediante interrupciones II
Las interrupciones pueden ser:
– ENMASCARABLES (se pueden dejar de atender por software)
– o NO ENMASCARABLES (siempre atendidas).

Procesamiento de la interrupción Capítulo IV Arquitectura de Computadores

Cuestiones de diseño
En la implementación de E/S mediante interrupciones surgen dos cuestiones.
¿cómo determina el procesador qué dispositivo ha provocado una interrupción?
¿Cómo decide el procesador la que debe atender?
Hay algunas técnicas que nos ayudan a solucionar este tipo de cuestiones:
Múltiples líneas de interrupciones
Consulta software(software polling)
Conexión en cadena(daisy chain)
Arbitraje de bus

M ú ltiples líneas de interrupción
Generalmente existen VARIOS PERIFÉRICOS (y no uno sólo) conectados que pueden realizar interrupciones,
Obliga a ESTABLECER PRIORIDADES y decidir cómo se conectan a la CPU.
También hay que determinar para cada periférico su vector de interrupciones.
Consiste en proporcionar varias l ín eas de interrupci ón entre el procesador y los m ó ulos de E/S
SOLUCIONES más extendidas:
A. Una sola línea de interrupción
B. Varias líneas de interrupción
C. Líneas de interrupción y aceptación

A. Una sola línea de interrupción
Todos los periféricos interrumpen por la misma línea.
El vector de interrupción es fijo y común a todos los periféricos.
Mediante encuesta (polling) la CPU identifica el periférico y desactiva la interrupción. La prioridad viene determinada por el orden de la encuesta.

B. Varias líneas de interrupción
Cada periférico tiene su línea de interrupción.
Cada línea tiene su propio vector de interrupción asociado y la CPU determina la prioridad.
C. Líneas de interrupción y aceptación:
Una línea de entrada para aceptar interrupciones y otra para dar el reconocimiento de la interrupción al periférico. Ej: procesador i8086.

Consulta software
Todos los m ód ulos de E/S comparten una l ín ea com ún para solicitar interrupciones
Cuando el procesador detecta una interrupci ón , se produce un salto a una subrutina de servicio de interrupci ón que se encarga de consultar a cada m ód ulo de E/S para determinar cu ál ha producido la interrupci ón
La desventaja de la consulta software est á en el tiempo que consume
La prioridad viene determinada por el orden en que se hace la encuesta

Conexi ón en cadena
Se trata de una consulta o polling hardware
Todos los m ó ulos de E/S comparten una l ín ea com ún para solicitar interrupciones
La l ín ea de reconocimiento de interrupci ón se conecta encadenando los m ód ulos uno tras otro
Cuando el procesador recibe una interrupci ón , activa la señal de reconocimiento, la cual se propaga a trav és de la secuencia de m ód ulos de E/S hasta que alcanza al que solicit an la interrupci ón
El m ód ulo correspondiente responde colocando una palabra que lo identifica
en las l ín eas de datos ( vector )
El procesador utiliza el vector de interrupci ón como puntero a la rutina de servicio (as í se evita ejecutar una rutina de servicio general)
• La prioridad viene determinada por el orden en que se conectan los m ód ulos
en la cadena

Conexi ón en cadena II Capítulo IV Arquitectura de Computadores

Arbitraje de bus
Con esta t éc nica, un m ód ulo de E/S antes de poder activar la l ín ea de petici ón de interrupci ón debe disponer del control del bus
Mediante el arbitrador de bus se garantiza que s ól o un m ód ulo puede
activar la señal de petici ón en un determinado instante
Es una t éc nica que usa interrupciones vectorizadas como el daisy chain
La prioridad viene determinada por el arbitrador

3. Acceso directo a memoria
Tanto en la E/S con interrupciones como en la E/S programada, se presentan dos inconvenientes :
La velocidad de transferencia de E/S está limitada por la velocidad a la cual el procesador puede comprobar y dar servicio a un dispositivo
El procesador debe dedicarse a la gestión de las transferencias de E/S; se debe ejecutar cierto número de instrucciones para cada transferencia de E/S
Si se desea transferir grandes volúmenes de datos, se requiere un técnica más eficiente: el acceso directo a memoria (DMA).

DMA
• Polling e interrupción necesitan de
la intervención de la CPU
– Ejemplo: pasar un dato de la
controladora del disco duro a la
memoria
• La CPU lee de la controladora el dato
• La CPU escribe el dato en la memoria
• DMA (Direct Memory Access)
permite pasar los datos
directamente del periférico a la
memoria sin intervención de la CPU
– El controlador de DMA (DMAC) es el
encargado de realizar la operación de
DMA entre periférico y memoria
– El controlador de DMA toma de forma
momentánea el control del bus
• Toda la operación está controlada por la
CPU, a través de programa con
instrucciones adecuadas para la
programación del controlador de DMA

Características del DMA
Imita al procesador
Controla el sistema
Usa la técnica robo de ciclo.- hacer uso del bus solo cuando el procesador no lo necesita.

Configuraci ón
Los módulos DMA se pueden configurar de diversas formas:
Bus único DMA independiente
Bus único DMA entrada salida integrados
Bus de E/S
Cada una de las formas de configuración tiene sus niveles de eficiencia y costos que conllevan su implementación.

Bus ú nico DMA independiente
Cada transferencia utiliza dos veces el bus.
E /S va a DMA y el DMA a la memoria.
La CPU se interrumpe dos veces.

Bus único, DMA integrado
El módulo puede controlar más de un dispositivo.
Cada transferencia usa el bus una vez.
Del DMA a la memoria.
La CPU se interrumpe solo una vez.

Bus único DMA separado
El bus se encarga de todos los dispositivos. activados del DMA.
Cada transferencia usa el bus una vez.
Del DMA a la memoria.
La CPU se interrumpe solo una vez.

Implementaci ón Capítulo IV Arquitectura de Computadores

Problemas de cohesi ón
Problemas de cohesión con la jerarquía de memoria
Puede ocurrir que se tenga dos copias de un dato y el DMA sólo sobrescriba sobre una de ellas.
Hay tres SOLUCIONES:
1. Volcar toda la E/S a caché: sólo sirve con E/S asignada a memoria. Costoso.
2. Volcar toda la E/S a memoria: se vacían todos los datos de la caché (bit de validez a cero) que tengan que ver con la transferencia del DMA.
3. Usar técnicas/protocolos de coherencia: invalidar datos de la caché después de que el DMA haya escrito sobre esos datos. Ej. MESI.
Ejemplo de DMA: i8237. Posee 4 “canales” (procesadores de
DMA) programables con tres modos diferentes y además se
puede poner en cascada con otros i8237.

Resumen T écnicas de E/S Capítulo IV Arquitectura de Computadores E/S programada E/S Interrupciones DMA

6. Canales y procesadores de E/S Capítulo IV Arquitectura de Computadores

Evolución del funcionamiento de las E/S
1. La CPU controla directamente al periférico
2. Se añade un controlador o módulo de E/S
3. Se usa la misma configuración del paso anterior pero se emplean interrupciones
4. El módulo de E/S tiene acceso directo a la memoria a través del DMA
5. El módulo de E/S se mejora, haciendo que se comporte como un procesador en sí mismo.
6. El módulo de E/S tiene una memoria local propia y es un computador en sí mismo

Características de los canales de E/S
Una ampliación de los DMA, con los canales de E/S, quienes realizan un control completo de las operaciones de E/S. En este caso el procesador no ejecuta instrucciones nada mas inicia una transferencia de entrada salida indicándole al canal que debe ejecutar un programa de la memoria.
El canal de E/S es un “pequeño” procesador especializado en operaciones de E/S. Si además tiene memoria propia, entonces se lo llama procesador de E/S.
Hay dos tipos de canales de E/S:
Un canal selector
Un canal multiplexor

Canales II
Para realizar una transferencia de E/S, la CPU primero hade indicar qué canal de E/S ejecuta un determinado programa.
La CPU también debe definir el área de almacenamiento temporal , establecer una prioridad y establecer las correspondientes acciones en caso de error. El programa a ejecutar está cargado en memoria principal y puede contener instrucciones propias sólo procesables por el canal de E/S.
Después de terminar la operación de E/S, el canal de E/S deja el resultado en un área de memoria y a continuación genera una interrupción para indicar que ha acabado.

Ejemplo de disp E/S
• Es un controlador de E/S que está pensado, en principio, para
ser usado solamente por impresoras.
• Para ello habría que utilizar un cable adaptado al bus de puerto
paralelo diferente al Centronics, que es el que se utiliza
habitualmente.
• Un PC tiene dos puertos paralelos llamados LPT1 y LPT2 a
partir de las direcciones o puertos de E/S 378 (LPT1) y 278
(LPT2).
NOTA: ¡¡ no confundir puerto de E/S (dirección) con puerto
hardware (puerto serie, puerto paralelo, ...) !!

Puerto paralelo
Registro de datos: es de sólo escritura. Direcciones 378 (LPT1) y 278 (LPT2).
Compuesto por un byte.
Registro de estado: es de sólo lectura. Direcciones 379 (LPT1) y 279 (LPT2).
Compuesto por un byte.
Registro de control: es de lectura/escritura. Direcciones 37A (LPT1) y
27A (LPT2). Compuesto por un byte.

Rendimiento de E/S
• ¿De qué depende el rendimiento?
– CPU
– Sistema de memoria
– Buses de interconexión
– Controlador del periférico
– Periférico
– Driver del sistema operativo para controlar el periférico
– Eficiencia del software utilizando el periférico
• Métricas para medir el rendimiento
– Ancho de banda del periférico
• Número de transacciones por unidad de tiempo
– Latencia del periférico
• Tiempo entre la orden de transacción y el fin de su ejecución

7. La interfaz externa Capítulo IV Arquitectura de Computadores

Tipos de interfaces
Hay dos tipos de interfaces:
1. Interfaz paralela
2. Interfaz serie

Interfaz paralela
Hay varias líneas que conectan el módulo de E/S y el periférico y se trasfieren varios bits simultáneamente a través del bus de datos.

Interfaz serie
Hay solo una línea para la transmisión de los datos y los bits deben transmitirse uno a uno.

Configuraciones punto a punto y multipunto
Interfaz punto-a-punto.- proporciona una línea específica entre el módulo de E/S y el dispositivo externo.
Interfaz externa multipunto.- utilizadas para soportar dispositivos de almacenamiento masivo (disco y cintas) y dispositivos multimedia.

Conclusiones
Problemas
Las E/S son costosas por varias razones:
Involucran movimientos físicos lentos (cabezal disco) o líneas de comunicaciones (teléfono-red) que también lo son.
Los dispositivos de E/S son a menudo disputados por múltiples procesos.
Las operaciones de E/S se suministran por medio de llamadas al sistema y gestión de interrupciones, que son lentas.

Conclusiones
Soluciones
Reducir el número de veces que los datos son copiados manteniendolos en caché.
Reducir la frecuencia de interrupciones utilizando, si es posible, grandes transferencias de datos.
Descargar computación de la CPU principal utilizando controladores DMA.
Aumentar el número de dispositivos para reducir la contención de uno único, y así, mejorar el uso de CPU.
Incrementar memoria física para reducir la cantidad de tiempo en paginación y por ello mejorar el uso de CPU.

http://gc.initelabs.com	67
http://www.slideshare.net	20
http://seleccion.utel.edu.mx	1

Arquitectura de Computadores Capitulo IV

by Videoconferencias UTPL on Nov 26, 2009

Accessibility

Categories

Upload Details

Usage Rights

3 Embeds 88

Statistics

Arquitectura de Computadores Capitulo IV Presentation Transcript