0
<ul><li>ESCUELA : </li></ul><ul><li>PONENTE: </li></ul><ul><li>BIMESTRE: </li></ul>Arquitectura de Computadores <ul><li>CI...
Organizaci ón y Arquitectura de Computadores CAP ÍTULO IV “ ENTRADA/SALIDA” Capítulo IV Arquitectura de Computadores
Contenidos <ul><li>Organizaci ón del Computador </li></ul><ul><li>Componentes de computador y Buses </li></ul><ul><li>Memo...
Objetivos <ul><ul><ul><li>Identificar los tipos de dispositivos tanto internos como externos </li></ul></ul></ul><ul><ul><...
Temas <ul><ul><ul><li>1.  Dispositivos externos </li></ul></ul></ul><ul><ul><ul><li>2.  Módulos de E/S </li></ul></ul></ul...
Arquitectura Capítulo IV Arquitectura de Computadores •  Un computador no puede estar formado sólo por la CPU y la memoria...
Introducci ón <ul><li>El subsistema de Entrada/Salida permite al computador interactuar con el “mundo exterior”, adaptando...
Conti… <ul><li>Variedad de dispositivos periféricos </li></ul>Capítulo IV Arquitectura de Computadores
Elementos del sistema de E/S <ul><li>Dispositivo externo:   </li></ul><ul><li>Elementos físicos que se “comunican” con el ...
Perif érico Capítulo IV Arquitectura de Computadores
Capítulo IV Arquitectura de Computadores
Puerto serie Capítulo IV Arquitectura de Computadores
1. Diagrama de bloques de un dispositivo externo(perif érico ) Capítulo IV Arquitectura de Computadores
Diagrama de bloques de un m ódulo de E/S Capítulo IV Arquitectura de Computadores
Funciones <ul><ul><ul><li>Las funciones de un módulo se presentan en las siguientes categorías: </li></ul></ul></ul><ul><u...
Funciones II <ul><li>•  Control y temporización </li></ul><ul><ul><li>–  Son necesarios para coordinar el tráfico entre di...
Funciones III <ul><li>•  La  comunicación con el dispositivo  implica: </li></ul><ul><ul><li>–  Órdenes </li></ul></ul><ul...
TRANSFERENCIA <ul><li>Del dispositivo externo al procesador </li></ul><ul><ul><ul><li>1.  El procesador interroga al módul...
Estructura  básica de E/S Capítulo IV Arquitectura de Computadores
Inconvenientes <ul><li>¿Cómo se direccionan los dispositivos? </li></ul><ul><li>¿Cómo se transfiere la información entre l...
Ordenes-Instrucciones <ul><ul><ul><li>Ordenes de E/S </li></ul></ul></ul><ul><ul><ul><li>Hay cuatro tipos de órdenes de E/...
E/S com ún y separada <ul><li>Según el modo de seleccionar el periférico y el acceso a sus registros de control, datos y e...
Métodos de E/S <ul><ul><ul><ul><ul><li>E/S por sondeo(polling,programada) </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><u...
1.  E/S programada <ul><li>La CPU tiene el control absoluto de la operación de E/S: inicia y lleva a cabo la transferencia...
2. E/S mediante interrupciones <ul><li>•  Problemas de la </li></ul><ul><li>entrada/salida programada </li></ul><ul><li>o ...
E/S mediante interrupciones II <ul><li>Las interrupciones pueden ser: </li></ul><ul><li>–  ENMASCARABLES (se pueden dejar ...
Procesamiento de la interrupción Capítulo IV Arquitectura de Computadores
Cuestiones de diseño <ul><ul><ul><li>En la implementación de E/S mediante interrupciones surgen dos cuestiones. </li></ul>...
M ú ltiples líneas de interrupción <ul><li>Generalmente existen VARIOS PERIFÉRICOS (y no uno sólo) conectados que pueden r...
<ul><li>A. Una sola línea de interrupción </li></ul><ul><ul><li>Todos los periféricos interrumpen por la misma línea. </li...
<ul><li>B. Varias líneas de interrupción </li></ul><ul><li>Cada periférico tiene su línea de interrupción. </li></ul><ul><...
Consulta software <ul><li>Todos los m ód ulos de E/S comparten una l ín ea com ún  para solicitar interrupciones </li></ul...
Conexi ón en cadena <ul><li>Se trata de una consulta o  polling  hardware </li></ul><ul><li>Todos los m ó ulos de E/S comp...
Conexi ón en cadena II Capítulo IV Arquitectura de Computadores
Arbitraje de bus <ul><li>Con esta t éc nica, un m ód ulo de E/S antes de poder activar la l ín ea de petici ón  de interru...
3. Acceso directo a memoria <ul><li>Tanto en la E/S con interrupciones como en la E/S programada, se presentan dos inconve...
DMA <ul><li>•  Polling e interrupción necesitan de </li></ul><ul><li>la intervención de la CPU </li></ul><ul><ul><li>–  Ej...
Características del DMA <ul><ul><ul><li>Imita al procesador  </li></ul></ul></ul><ul><ul><ul><li>Controla el sistema </li>...
Configuraci ón <ul><li>Los módulos DMA se pueden configurar de diversas formas: </li></ul><ul><ul><ul><li>Bus único DMA in...
Bus  ú nico DMA independiente <ul><li>Cada transferencia utiliza dos veces el bus. </li></ul><ul><ul><li>E /S va a DMA y e...
Bus  único, DMA integrado <ul><li>El módulo puede controlar más de un dispositivo. </li></ul><ul><li>Cada transferencia us...
Bus  único DMA separado <ul><li>El bus se encarga de todos los dispositivos. activados del DMA. </li></ul><ul><li>Cada tra...
Implementaci ón Capítulo IV Arquitectura de Computadores
Problemas de cohesi ón <ul><li>Problemas de cohesión con la jerarquía de memoria </li></ul><ul><li>Puede ocurrir que se te...
Resumen T écnicas de E/S Capítulo IV Arquitectura de Computadores E/S programada E/S Interrupciones DMA
6. Canales y procesadores de E/S Capítulo IV Arquitectura de Computadores
Evolución del funcionamiento de las E/S <ul><ul><ul><li>1. La CPU controla directamente al periférico </li></ul></ul></ul>...
Características de los canales de E/S <ul><li>Una ampliación de los DMA, con los canales de E/S, quienes realizan un contr...
Canales II <ul><li>Para realizar una transferencia de E/S, la CPU primero hade indicar  qué canal de E/S  ejecuta un deter...
Ejemplo de disp E/S <ul><li>•  Es un controlador de E/S que está pensado, en principio, para </li></ul><ul><li>ser usado s...
Puerto paralelo <ul><li>Registro de datos: es de sólo escritura. Direcciones 378 (LPT1) y 278 (LPT2). </li></ul><ul><li>Co...
Rendimiento de E/S <ul><li>•  ¿De qué depende el rendimiento? </li></ul><ul><ul><li>–  CPU </li></ul></ul><ul><ul><li>–  S...
7. La interfaz externa Capítulo IV Arquitectura de Computadores
Tipos de interfaces <ul><ul><ul><li>Hay dos tipos de interfaces: </li></ul></ul></ul><ul><ul><ul><ul><ul><li>1. Interfaz p...
Interfaz paralela <ul><li>Hay varias líneas que conectan el módulo de E/S y el periférico y se trasfieren varios bits simu...
Interfaz serie <ul><li>Hay solo una línea para la transmisión de los datos y los bits deben transmitirse uno a uno. </li><...
Configuraciones punto a punto y multipunto <ul><li>Interfaz punto-a-punto.-  proporciona una línea específica entre el mód...
Conclusiones <ul><li>Problemas  </li></ul><ul><li>Las E/S son costosas por varias razones: </li></ul><ul><li>Involucran mo...
Conclusiones <ul><li>Soluciones </li></ul><ul><li>Reducir el número de veces que los datos son copiados manteniendolos en ...
 
Upcoming SlideShare
Loading in...5
×

Arquitectura de Computadores Capitulo IV

11,673

Published on

Diseño para conseguir mejores prestaciones
Ponente: Greyson Alberca Prieto

Published in: Education
0 Comments
2 Likes
Statistics
Notes
  • Be the first to comment

No Downloads
Views
Total Views
11,673
On Slideshare
0
From Embeds
0
Number of Embeds
2
Actions
Shares
0
Downloads
700
Comments
0
Likes
2
Embeds 0
No embeds

No notes for slide
  • ¿Por qué no se conectan directamente al bus del sistema? 1. La velocidad de transmisión de datos de los periféricos es siempre menor que la de la memoria y la CPU. 2. Debido a la gran diversidad de periféricos no es posible incorporar toda la lógica necesaria en el computador para manejar cada uno de éstos. 3. Los formatos de datos de los periféricos son diferentes a los del resto del computador.
  • PERIFÉRICO: – Elemento que permiten la transferencia de información entre la CPU y el mundo exterior. – Interfaz que traduce la información asíncrona y analógica del mundo exterior a la información síncrona y codificada del computador. – Dos partes: módulo de E/S y dispositivo (externo).
  • El enlace se utiliza para intercambiar señales de: control, estado y datos. Un dispositivo externo conectado a un módulo de E/S se denomina dispositivo periférico. Las señales de control determinan la función que debe realizar el dispositivo: entrada, lectura, salida, escritura Las señales de estado indican el estado del dispositivo: listo, no listo. Operación en respuesta a operaciones Internamente suele haber una serie de buffers que son capaces de almacenar temporalmente datos o información adicional de contexto. Un componente importante suele ser el transductor que transforma la información analógica en digital.
  • Estructua interna
  • – Coordina el correcto flujo de información entre uno o varios dispositivos externos (impresora, monitor, ...) e internos (memoria, procesador). – FUNCIONES: 1. Reconocer la dirección de la CPU que identifica al dispositivo externo. 2. Transferencia de datos entre la CPU y el dispositivo externo. 3. Recepción de mandatos (comandos) desde la CPU. 4. Mantener información del estado del periférico y mantener el protocolo de comunicaciones con el periférico. – Un módulo de E/S puede controlar varios dispositivos externos. FUNCIONES DE UN MODULO Control y temporización.- para coordinar el tráfico entres recursos internos y los dispositivos externos. Comunicación con el procesador.- Implica decodificación de órdenes, datos, información de estado, reconocimiento de dirección Comunicación con los dispositivos.- intercambio de órdenes, información del estado y datos Almacenamiento temporal de datos.- Los datos se almacenan temporalmente en el módulo de E/S y después se envían al periférico a la velocidad de este. Detección de errores.- El módulo de E/S se encarga de informar errores al procesador. OBTENER EJEMPLOS..
  • El la E/S programada los datos se intercambian entre el procesador y el módulo de E/S El polling, utilizado en las primeras computadoras personales (como Apple II), consiste en que la CPU sondea peri´odicamente al dispositivo para ver cu´al es su estado. Ese sondeo se puede hacer, por ejemplo, leyendo de una direcci´on de entrada/salida correspondiente a uno 4 o varios registros de estado del dispositivo. Los bits de esos registros de estado nos dir´an cu´al es la situaci´on concreta del dispositivo (por ejemplo, si se trata de una impresora, podemos saber si est á lista para recibir nuevos caracteres; si se trata de un teclado, podemos saber si el usuario ha presionado una tecla y el car´acter a´un no se ha le´ıdo, etc). Otras veces no hay tal registro de estado, y simplemente se lee lo que haya en la direcci´on I/O desde programa, decidiendo luego qu´e hacer con el dato le´ıdo. Este es el caso, por ejemplo, de un joystick anal´ogico conectado al puerto de juegos del PC. Esta forma de entrada/salida es sencilla, pero claramente ineficiente. Por ejemplo, si un usuario tarda 10 segundos en mover el rat´on, se habr´an realizado miles de encuestas al dispositivo sin detectar un nuevo evento, con la consecuente p´erdida de tiempo para realizar otras tareas en la CPU. Por otra parte, el ritmo de transferencia de datos est´a limitado por la velocidad de la CPU, ya que no podremos encuestar al dispositivo con una frecuencia arbitrariamente alta. Por tanto, esta forma de entrada/salida debe evitarse en lo posible. Sin embargo, en algunas ocasiones no quedar´a otra opci´on, ya que el dispositivo en cuesti´on no genera interrupciones (como es el caso del joystick que veremos en este proyecto).
  • Asignado en memoria.- existe un único espacio de direcciones para las posiciones de memoria y los dispositivos de E/S E/S aislada.- El espacio de direcciones de E/S está aislado del de memoria DIFERENCIA ENTRE AISLADO Y ASIGNADO EN MEMORIA – E/S común o asignada/mapeada en memoria: en la que el procesador no contempla el acceso a módulos de E/S. El acceso a los periféricos se hace como si se accediese a un dato almacenado en la memoria principal. A los periféricos se le asigna posiciones de memoria como si fueran variables. Ej: el procesador Motorola 68000 􀂋 E/S Localizada en memoria 􀀹 La E/S y la memoria comparten el mismo espacio de direcciones. 􀀹 No se requieren instrucciones específicas de E/S 􀀹 No existen líneas especiales en el bus para distinguir operaciones con memoria de operaciones de E/S. 􀀹 Los datos que se transfieren entre la CPU y el periférico deben tener la misma longitud que los que se transfieren entre memoria y la CPU. 􀀹 Ejemplo: MC68000 – E/S aislada o separada: el acceso a la E/S está contemplado en la arquitectura. Existen dos mapas de memoria separados: uno para memoria y otro para E/S. Esto implica que existen instrucciones específicas de E/S (inport/outport) y también señales específicas. Ej: la familia i80x86 􀂋 E/S Aislada 􀀹 El espacio de direcciones que utiliza la memoria y el que utiliza la E/S son independientes. 􀀹 Los datos que se transfieren entre la CPU y el periférico pueden tener distinta longitud que los datos que se transfieren entre memoria y CPU. 􀀹 La CPU dispone de líneas de control específicas para indicar si se trata de una operación con memoria o una operación de E/S. 􀀹 Existen instrucciones específicas de E/S. 􀀹 Ejemplo: Computadores de la familia Intel x86 • Mapear la E/S en memoria tiene como ventajas: – no utilizar instrucciones de prop 耀 ito espec 断 ico y aprovechar toda la potencia del juegos de instrucciones, permitiendo una mejor programaci 溶 – el acceso a memoria es mucho m � eficiente – el compilador tiene mas libertad para elegir el lugar y el modo de
  • Forma de realizar la E/S: polling-encuesta-consulta.programada Debido a la diferencia de velocidad entre procesador y perif 屍 icos es necesario proporcionar mecanismos para sincronizar las operaciones de E/S A la hora de clasificar los diferentes m 師 odos para llevar a cabo las operaciones de E/S hay que tener en cuenta los siguientes factores: – Inicio de la transferencia ( タ qui 始 comienza la transferencia?) – Transferencia ( タ qui 始 realiza la transferencia?)
  • • Esta t 残 nica tiene la ventaja de utilizar un hardware m 地 imo aunque malgasta tiempo de proceso ya que ha de interrogar continuamente al perif 屍 ico ( espera activa , en sistemas multiproceso)
  • En el caso de la entrada/salida por interrupciones, es el dispositivo quien establece el momento en que se realiza la transferencia de los datos, avisando a la CPU de que ha ocurrido un evento (por ejemplo, que el usuario haya presionado una tecla). En este punto, debemos aclarar que en la familia 80x86 existen tres tipos de interrupciones, que a veces producen confusi´on por la nomenclatura empleada en diversos textos: • Para evitar la degradaci 溶 en las prestaciones del sistema que supone la espera activa, en este caso es el dispositivo el que solicita la operaci 溶 de E/S cuando se encuentra preparado para realizarla ( interrupci 溶 )
  • 1. Las traps o interrupciones software son interrupciones invocadas por el usuario desde programa. En este caso, la CPU pasa a ejecutar el manejador de trap asociado (su rutina de atenci´on a la interrupci´on o ISR2). 2. Las excepciones son traps generadas autom´aticamente en respuesta a alguna condici´on excepcional producida al intentar ejecutar una instrucci´on: divisi´on por cero, c´odigo de operaci´on ilegal. . .Tambi´en en este caso se ejecuta la ISR asociada, decidiendo, en su caso, qu´e hacer con la situaci´on an´omala. 3. Las interrupciones hardware, a las que llamaremos simplemente “interrupciones”, se basan en un evento hardware externo a la CPU y no relacionado con la secuencia de instrucciones que se est´e ejecutando en ese momento. Son las que un ingeniero electr´onico m´as intuitivamente relacionar´ıa con el t´ermino “interrupci´on”, y con las que vamos a tratar en este proyecto.
  • Programada y con interrupciones necesita la intervenci ón directa de la CPU la velocidad de transferencia es limitada la CPU permanece ocupada mucho tiempo Dma es la solución, en trasferir grandes volúmenes de datos
  • • El acceso directo a memoria requiere un m 妖 ulo adicional en el bus – Posici 溶 inicial de memoria de donde se lee o se escribe – El tipo transferencia: lectura o escritura – El tama 撲 de la transferencia (n 徇 ero de palabras a transferir) • El DMAC transfiere el bloque de datos completo, palabra a palabra, directamente desde, o hacia, la memoria, sin que tenga que pasar a trav 市 del procesador • Cuando la transferencia ha concluido el DMAC env 誕 una se 紡 l de interrupci 溶 al procesador (TC, Terminal Count ) • Periférico está preparado para recibir un dato de la memoria y solicita operación de DMA a DMAC – La CPU (mi programa) configuró previamente el periférico para recibir datos por DMA • DMAC pide el control del bus a la CPU (Bus request) • CPU deja de controlar el bus y avisa a DMAC • DMAC pone dirección del dato a leer de memoria – La CPU programó en el DMAC una dirección de inicio y un número de transferencias • Memoria pone dato en el bus • DMAC ordena a la interfaz del periférico leer del bus • Interfaz del periférico lee el dato del bus • DMAC avisa a la CPU para que recupere el control del bus • A así nuevamente: DMAC va robando ciclos de la CPU de control del bus de sistema hasta realizar toda la transferencia – Otros modos: bloque o ráfaga //////// //////////// //////////// El controlador de DMA • El acceso directo a memoria requiere un m 妖 ulo adicional en el bus del sistema: el Controlador de DMA (DMAC) • La 從 ica tarea de la CPU es programar el DMAC. Hay que enviarle al menos la siguiente informaci 溶 : – Direcci 溶 del perif 屍 ico de E/S – Posici 溶 inicial de memoria de donde se lee o se escribe – El tipo transferencia: lectura o escritura – El tama 撲 de la transferencia (n 徇 ero de palabras a transferir) • El DMAC transfiere el bloque de datos completo, palabra a palabra, directamente desde, o hacia, la memoria, sin que tenga que pasar a trav 市 del procesador • Cuando la transferencia ha concluido el DMAC env 誕 una se 紡 l de interrupci 溶 al procesador (TC, Terminal Count )
  • ROBO DE CICLO El módulo de DMA roba el bus durante un ciclo. Transfiere una palabra. No es una interrupción. El procesador no guarda el contexto. El procesador se detiene justo antes de acceder al bus. Ejemplo: Antes de un operando o una carga de datos. La CPU es más lenta pero no tanto como si relizara la transferencia. • Existen varias formas de realizar el acceso directo a memoria: – Memoria multipuerto : la memoria permite realizar transferencias simult � eas por parte de la CPU y el DMAC. La memoria tiene dos puertos: uno para la CPU y otro para el DMAC. Es posible el acceso concurrente a un mismo bloque de memoria por lo que hay que establecer mecanismos de control – Acceso a memoria por robo de ciclo : es una soluci 溶 m � econ 洋 ica y es la utilizada habitualmente. El DMAC cada vez que quiere tomar el control del bus del sistema para realizar una transferencia, lo solicita a la CPU activando una se 紡 l (HOLD). La CPU concede el control del bus (se activa la se 紡 l HLDA), el DMAC se hace due 撲 del bus y realiza la transferencia. Ejemplo 80x86 y 8237: • Transferencia en bloque o r � aga • Transferencia bajo demanda • Transferencia simple
  • O Como se conecta el DMA al sistema , la conexi ón del DMAC al sistema puede realizarse en varias formas
  • Actúa como una CPU de E/S. Necesita un ciclo para acceder al módulo de E/S o periférico y otro para acceder a memoria.
  • Alternativa para reducir un ciclo de bus en la transferencia
  • Variaci ón de la alternativa enterior q permite hacer la arquitectura más escalable
  • • La conexi 溶 del DMAC al sistema puede realizarse de varias formas diferentes: – Bus 從 ico, DMA independiente: El m 妖 ulo de DMA act 彗 como un procesador suplementario. Es econ 洋 ica pero ineficiente: la transferencia de cada palabra consume dos ciclos de bus – Bus 從 ico, DMA-E/S: El n 徇 ero de ciclos de bus necesarios puede reducirse sustancialmente si se integran las funciones de DMA y E/S (el camino entre el DMA y los m 妖 ulos de E/S no incluye al bus del sistema) – Bus de E/S: El concepto anterior puede llevarse algo m � lejos conectado los m 妖 ulos de E/S a un m 妖 ulo de DMA mediante un bus de E/S. Se reduce a uno el n 徇 ero de interfaces de E/S en el m 妖 ulo de DMA y es una configuraci 溶 f � ilmente ampliable
  • etapas
  • ejemplos de estos tipos de interfaces
  • Transcript of "Arquitectura de Computadores Capitulo IV"

    1. 1. <ul><li>ESCUELA : </li></ul><ul><li>PONENTE: </li></ul><ul><li>BIMESTRE: </li></ul>Arquitectura de Computadores <ul><li>CICLO: </li></ul><ul><li>CIENCIAS DE LA COMPUTACIÓN </li></ul><ul><li>I BIMESTRE </li></ul><ul><li>Ing. Greyson Alberca Prieto </li></ul>Octubre – Febrero 2009
    2. 2. Organizaci ón y Arquitectura de Computadores CAP ÍTULO IV “ ENTRADA/SALIDA” Capítulo IV Arquitectura de Computadores
    3. 3. Contenidos <ul><li>Organizaci ón del Computador </li></ul><ul><li>Componentes de computador y Buses </li></ul><ul><li>Memoria </li></ul><ul><li>Entrada/Salida </li></ul><ul><li>Bibliograf ía ・ Organizaci ón y Arquitectura de Computadores, William Stalling </li></ul>Capítulo IV Arquitectura de Computadores
    4. 4. Objetivos <ul><ul><ul><li>Identificar los tipos de dispositivos tanto internos como externos </li></ul></ul></ul><ul><ul><ul><li>Seleccionar el mejor método de E/S ya se programada, mediante interrupciones o acceso directo a memoria </li></ul></ul></ul><ul><ul><ul><li>Diferenciar los tipos de interfaces y reconocer cual de ellas es conveniente, tomando en cuenta los tiempos de respuesta necesarios </li></ul></ul></ul>Capítulo IV Arquitectura de Computadores
    5. 5. Temas <ul><ul><ul><li>1. Dispositivos externos </li></ul></ul></ul><ul><ul><ul><li>2. Módulos de E/S </li></ul></ul></ul><ul><ul><ul><ul><li>2.1. Funciones de un módulo </li></ul></ul></ul></ul><ul><ul><ul><ul><li>2.2. Estructura de un módulo </li></ul></ul></ul></ul><ul><ul><ul><li>3. E/S programada </li></ul></ul></ul><ul><ul><ul><li>4. E/S mediante interrupciones </li></ul></ul></ul><ul><ul><ul><ul><li>4.1. Procesamiento de la interrupción </li></ul></ul></ul></ul><ul><ul><ul><ul><li>4.2. Cuestiones de diseño </li></ul></ul></ul></ul><ul><ul><ul><li>5. Acceso directo a memoria </li></ul></ul></ul><ul><ul><ul><li>6. Canales de procesamiento de E/S </li></ul></ul></ul><ul><ul><ul><li>7. La interfaz externa </li></ul></ul></ul><ul><ul><ul><ul><li>7.1. Tipos de interfaces </li></ul></ul></ul></ul><ul><ul><ul><ul><li>7.2. Configuraciones punto a punto y multipuesto </li></ul></ul></ul></ul>Capítulo IV Arquitectura de Computadores
    6. 6. Arquitectura Capítulo IV Arquitectura de Computadores • Un computador no puede estar formado sólo por la CPU y la memoria. • Para darle alguna utilidad debe de comunicarse con el mundo exterior a través del subsistema de entrada/salida (I/O input/output).
    7. 7. Introducci ón <ul><li>El subsistema de Entrada/Salida permite al computador interactuar con el “mundo exterior”, adaptando los dispositivos externos antes de conectarlos al bus del sistema </li></ul><ul><ul><ul><ul><ul><li>¿Por qué no se conectan directamente al B.Sistema? </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Variedad de dispositivos de E/S (periféricos) </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Velocidad de transferencia(menor) </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Formatos y anchos de banda </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Dispositivos de E/S (periféricos) típicos: </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>E/S Básica: teclado, ratón, pantalla </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Almacenamiento: discos, disquetes, cintas, CD-ROM,... </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Impresión y escáner : impresoras, plotters, scanners, ... </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Comunicación: redes, módems, ... </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Multimedia: audio, vídeo, ... </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Automatización </li></ul></ul></ul></ul></ul>Capítulo IV Arquitectura de Computadores
    8. 8. Conti… <ul><li>Variedad de dispositivos periféricos </li></ul>Capítulo IV Arquitectura de Computadores
    9. 9. Elementos del sistema de E/S <ul><li>Dispositivo externo: </li></ul><ul><li>Elementos físicos que se “comunican” con el exterior. </li></ul><ul><li>Módulos de Entrada/Salida (Controladores): </li></ul><ul><li>Permiten que los dispositivos externos se comuniquen con el resto de elementos del sistema. </li></ul><ul><li>Un dispositivo externo conectado a un m ód ulo de E/S se denomina dispositivo perif ér ico o simplemente perif ér ico </li></ul>Capítulo IV Arquitectura de Computadores
    10. 10. Perif érico Capítulo IV Arquitectura de Computadores
    11. 11. Capítulo IV Arquitectura de Computadores
    12. 12. Puerto serie Capítulo IV Arquitectura de Computadores
    13. 13. 1. Diagrama de bloques de un dispositivo externo(perif érico ) Capítulo IV Arquitectura de Computadores
    14. 14. Diagrama de bloques de un m ódulo de E/S Capítulo IV Arquitectura de Computadores
    15. 15. Funciones <ul><ul><ul><li>Las funciones de un módulo se presentan en las siguientes categorías: </li></ul></ul></ul><ul><ul><ul><ul><ul><li>Control y temporización </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Comunicación con el procesador </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Comunicación con los dispositivos </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Almacenamiento temporal de datos </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Detección de errores </li></ul></ul></ul></ul></ul>Capítulo IV Arquitectura de Computadores
    16. 16. Funciones II <ul><li>• Control y temporización </li></ul><ul><ul><li>– Son necesarios para coordinar el tráfico entre dispositivos internos y externos </li></ul></ul><ul><ul><li>– Por ejemplo, el control de la transferencia de datos desde un dispositivo </li></ul></ul><ul><ul><li>externo al procesador podría implicar la siguiente secuencia de pasos: </li></ul></ul><ul><ul><ul><li>1. El procesador pregunta por el estado del dispositivo </li></ul></ul></ul><ul><ul><ul><li>2. El módulo de E/S devuelve el estado del dispositivo </li></ul></ul></ul><ul><ul><ul><li>3. Si el dispositivo está listo, el procesador solicita la transferencia al módulo de E/S </li></ul></ul></ul><ul><ul><ul><li>4. El módulo de E/S obtiene los datos </li></ul></ul></ul><ul><ul><ul><li>5. Los datos se transfieren del módulo de E/S al procesador </li></ul></ul></ul><ul><li>La comunicaciçon con el procesador implica: </li></ul><ul><ul><li>Decodificación de órdenes </li></ul></ul><ul><ul><li>Datos </li></ul></ul><ul><ul><li>Información de estado </li></ul></ul><ul><ul><li>Reconocimiento de dirección </li></ul></ul>Capítulo IV Arquitectura de Computadores
    17. 17. Funciones III <ul><li>• La comunicación con el dispositivo implica: </li></ul><ul><ul><li>– Órdenes </li></ul></ul><ul><ul><li>– Información de estado </li></ul></ul><ul><ul><li>– Datos </li></ul></ul><ul><li>• Almacenamiento temporal de datos </li></ul><ul><ul><li>Los datos se envían en ráfagas rápidas desde la memoria al módulo de E/S y después se envían al periférico a la velocidad de éste (el proceso inverso es semejante) </li></ul></ul><ul><ul><li>Los datos se almacenan para no mantener ocupada a la memoria en una operación de transferencia lenta (evitar una caída en el rendimiento) </li></ul></ul><ul><li>• Detección de errores </li></ul><ul><ul><li>– Errores debidos a defectos mecánicos o eléctricos </li></ul></ul><ul><ul><li>– Errores en la transmisión de información (códigos de detección de errores) </li></ul></ul>Capítulo IV Arquitectura de Computadores
    18. 18. TRANSFERENCIA <ul><li>Del dispositivo externo al procesador </li></ul><ul><ul><ul><li>1. El procesador interroga al módulo de E/S </li></ul></ul></ul><ul><ul><ul><li>2. El módulo de entrada salida devuelve el estado del dispositivo </li></ul></ul></ul><ul><ul><ul><li>3. Si el dispositivo está operativo y preparado para transmitir, el procesador solicita la transferencia del dato mediante una orden al módulo de E/S </li></ul></ul></ul><ul><ul><ul><li>4. El módulo de E/S obtiene el dato del dispositivo externo </li></ul></ul></ul><ul><ul><ul><li>5. Los datos se transfieren desde el módulo de E/S al procesador </li></ul></ul></ul>Capítulo IV Arquitectura de Computadores
    19. 19. Estructura básica de E/S Capítulo IV Arquitectura de Computadores
    20. 20. Inconvenientes <ul><li>¿Cómo se direccionan los dispositivos? </li></ul><ul><li>¿Cómo se transfiere la información entre los módulos de E/S y el resto del sistema? </li></ul><ul><li>¿Cómo se sincronizan, a nivel de operación, los módulos de E/S y el resto del sistema? </li></ul>Capítulo IV Arquitectura de Computadores
    21. 21. Ordenes-Instrucciones <ul><ul><ul><li>Ordenes de E/S </li></ul></ul></ul><ul><ul><ul><li>Hay cuatro tipos de órdenes de E/S que puede recibir un módulo cuando es direccionado por el procesador </li></ul></ul></ul><ul><ul><ul><ul><li>Control </li></ul></ul></ul></ul><ul><ul><ul><ul><li>Test </li></ul></ul></ul></ul><ul><ul><ul><ul><li>Lectura </li></ul></ul></ul></ul><ul><ul><ul><ul><li>Escritura </li></ul></ul></ul></ul><ul><ul><ul><li>Instrucciones de E/S </li></ul></ul></ul><ul><ul><ul><li>Cuando el procesador, la memoria principal y las E/S comparten un bus común son posibles dos modos de direccionamiento: </li></ul></ul></ul><ul><ul><ul><ul><li>Asignado en memoria, común, mapeada </li></ul></ul></ul></ul><ul><ul><ul><ul><li>Aislado. </li></ul></ul></ul></ul>Capítulo IV Arquitectura de Computadores
    22. 22. E/S com ún y separada <ul><li>Según el modo de seleccionar el periférico y el acceso a sus registros de control, datos y estado: </li></ul><ul><li>1. E/S COMÚN O ASIGNADA/MAPEADA EN MEMORIA: </li></ul><ul><ul><li>• El acceso a estos módulos se realiza de igual modo a como se accede a un dato de memoria principal. </li></ul></ul><ul><ul><li>• Los periféricos se integran en el computador como si fueran parte de la memoria </li></ul></ul><ul><ul><ul><li>Comunicarse con un módulo de E/S es leer y escribir en memoria. Ej: 68000. </li></ul></ul></ul><ul><ul><li>• VENTAJA: Se aprovecha la potencia del juego de instrucciones. </li></ul></ul><ul><ul><li>• INCONVENIENTE: Se desperdicia parte del espacio de direcciones. </li></ul></ul><ul><li>2. E/S AISLADA O SEPARADA: </li></ul><ul><ul><li>• El acceso a la E/S está contemplado en la arquitectura. </li></ul></ul><ul><ul><li>• Existen dos mapas de memoria separados: uno para memoria y otro para E/S </li></ul></ul><ul><ul><li>Existen señales e instrucciones específicas. Ej: intel 80x86. </li></ul></ul><ul><ul><li>• (Las ventajas y desventajas son contrarias a las de la E/S común.) </li></ul></ul>Capítulo IV Arquitectura de Computadores
    23. 23. Métodos de E/S <ul><ul><ul><ul><ul><li>E/S por sondeo(polling,programada) </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>E/S por interrupciones </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>E/S por Acceso Directo a Memoria/DMA </li></ul></ul></ul></ul></ul>Capítulo IV Arquitectura de Computadores
    24. 24. 1. E/S programada <ul><li>La CPU tiene el control absoluto de la operación de E/S: inicia y lleva a cabo la transferencia. </li></ul><ul><li>La CPU está dedicándose por completo a realizar la operación de E/S: realiza tanto la comprobación de estado como la transferencia y la inicialización: poco eficiente. </li></ul><ul><li>Hardware mínimo. </li></ul>Capítulo IV Arquitectura de Computadores
    25. 25. 2. E/S mediante interrupciones <ul><li>• Problemas de la </li></ul><ul><li>entrada/salida programada </li></ul><ul><li>o por polling (consulta </li></ul><ul><li>continua del registro de </li></ul><ul><li>estado) </li></ul><ul><ul><li>– La CPU no puede hacer </li></ul></ul><ul><ul><li>otros trabajos </li></ul></ul><ul><ul><li>- La CPU espera durante </li></ul></ul><ul><ul><li>horas a que se teclee una </li></ul></ul><ul><ul><li>tecla </li></ul></ul><ul><li>• Solución: Interrupciones </li></ul><ul><ul><li>– La CPU sigue con otros </li></ul></ul><ul><ul><li>trabajos </li></ul></ul><ul><ul><li>– Cuando el periférico está </li></ul></ul><ul><ul><li>listo avisa a través de la </li></ul></ul><ul><ul><li>línea de interrupción a la </li></ul></ul><ul><ul><li>CPU para que lea el dato </li></ul></ul><ul><li>Punto de vista del módulo de E/S </li></ul>Capítulo IV Arquitectura de Computadores
    26. 26. E/S mediante interrupciones II <ul><li>Las interrupciones pueden ser: </li></ul><ul><li>– ENMASCARABLES (se pueden dejar de atender por software) </li></ul><ul><li>– o NO ENMASCARABLES (siempre atendidas). </li></ul>Capítulo IV Arquitectura de Computadores
    27. 27. Procesamiento de la interrupción Capítulo IV Arquitectura de Computadores
    28. 28. Cuestiones de diseño <ul><ul><ul><li>En la implementación de E/S mediante interrupciones surgen dos cuestiones. </li></ul></ul></ul><ul><ul><ul><ul><li>¿cómo determina el procesador qué dispositivo ha provocado una interrupción? </li></ul></ul></ul></ul><ul><ul><ul><ul><li>¿Cómo decide el procesador la que debe atender? </li></ul></ul></ul></ul><ul><ul><ul><li>Hay algunas técnicas que nos ayudan a solucionar este tipo de cuestiones: </li></ul></ul></ul><ul><ul><ul><ul><ul><li>Múltiples líneas de interrupciones </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Consulta software(software polling) </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Conexión en cadena(daisy chain) </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>Arbitraje de bus </li></ul></ul></ul></ul></ul>Capítulo IV Arquitectura de Computadores
    29. 29. M ú ltiples líneas de interrupción <ul><li>Generalmente existen VARIOS PERIFÉRICOS (y no uno sólo) conectados que pueden realizar interrupciones, </li></ul><ul><ul><li>Obliga a ESTABLECER PRIORIDADES y decidir cómo se conectan a la CPU. </li></ul></ul><ul><li>También hay que determinar para cada periférico su vector de interrupciones. </li></ul><ul><li>Consiste en proporcionar varias l ín eas de interrupci ón entre el procesador y los m ó ulos de E/S </li></ul><ul><li>SOLUCIONES más extendidas: </li></ul><ul><ul><li>A. Una sola línea de interrupción </li></ul></ul><ul><ul><li>B. Varias líneas de interrupción </li></ul></ul><ul><ul><li>C. Líneas de interrupción y aceptación </li></ul></ul>Capítulo IV Arquitectura de Computadores
    30. 30. <ul><li>A. Una sola línea de interrupción </li></ul><ul><ul><li>Todos los periféricos interrumpen por la misma línea. </li></ul></ul><ul><ul><li>El vector de interrupción es fijo y común a todos los periféricos. </li></ul></ul><ul><ul><li>Mediante encuesta (polling) la CPU identifica el periférico y desactiva la interrupción. La prioridad viene determinada por el orden de la encuesta. </li></ul></ul>Capítulo IV Arquitectura de Computadores
    31. 31. <ul><li>B. Varias líneas de interrupción </li></ul><ul><li>Cada periférico tiene su línea de interrupción. </li></ul><ul><li>Cada línea tiene su propio vector de interrupción asociado y la CPU determina la prioridad. </li></ul><ul><li>C. Líneas de interrupción y aceptación: </li></ul><ul><li>Una línea de entrada para aceptar interrupciones y otra para dar el reconocimiento de la interrupción al periférico. Ej: procesador i8086. </li></ul>Capítulo IV Arquitectura de Computadores
    32. 32. Consulta software <ul><li>Todos los m ód ulos de E/S comparten una l ín ea com ún para solicitar interrupciones </li></ul><ul><li>Cuando el procesador detecta una interrupci ón , se produce un salto a una subrutina de servicio de interrupci ón que se encarga de consultar a cada m ód ulo de E/S para determinar cu ál ha producido la interrupci ón </li></ul><ul><li>La desventaja de la consulta software est á en el tiempo que consume </li></ul><ul><li>La prioridad viene determinada por el orden en que se hace la encuesta </li></ul>Capítulo IV Arquitectura de Computadores
    33. 33. Conexi ón en cadena <ul><li>Se trata de una consulta o polling hardware </li></ul><ul><li>Todos los m ó ulos de E/S comparten una l ín ea com ún para solicitar interrupciones </li></ul><ul><li>La l ín ea de reconocimiento de interrupci ón se conecta encadenando los m ód ulos uno tras otro </li></ul><ul><li>Cuando el procesador recibe una interrupci ón , activa la señal de reconocimiento, la cual se propaga a trav és de la secuencia de m ód ulos de E/S hasta que alcanza al que solicit an la interrupci ón </li></ul><ul><li>El m ód ulo correspondiente responde colocando una palabra que lo identifica </li></ul><ul><li>en las l ín eas de datos ( vector ) </li></ul><ul><li>El procesador utiliza el vector de interrupci ón como puntero a la rutina de servicio (as í se evita ejecutar una rutina de servicio general) </li></ul><ul><li>• La prioridad viene determinada por el orden en que se conectan los m ód ulos </li></ul><ul><li>en la cadena </li></ul>Capítulo IV Arquitectura de Computadores
    34. 34. Conexi ón en cadena II Capítulo IV Arquitectura de Computadores
    35. 35. Arbitraje de bus <ul><li>Con esta t éc nica, un m ód ulo de E/S antes de poder activar la l ín ea de petici ón de interrupci ón debe disponer del control del bus </li></ul><ul><li>Mediante el arbitrador de bus se garantiza que s ól o un m ód ulo puede </li></ul><ul><li>activar la señal de petici ón en un determinado instante </li></ul><ul><li>Es una t éc nica que usa interrupciones vectorizadas como el daisy chain </li></ul><ul><li>La prioridad viene determinada por el arbitrador </li></ul>Capítulo IV Arquitectura de Computadores
    36. 36. 3. Acceso directo a memoria <ul><li>Tanto en la E/S con interrupciones como en la E/S programada, se presentan dos inconvenientes : </li></ul><ul><li>La velocidad de transferencia de E/S está limitada por la velocidad a la cual el procesador puede comprobar y dar servicio a un dispositivo </li></ul><ul><li>El procesador debe dedicarse a la gestión de las transferencias de E/S; se debe ejecutar cierto número de instrucciones para cada transferencia de E/S </li></ul><ul><li>Si se desea transferir grandes volúmenes de datos, se requiere un técnica más eficiente: el acceso directo a memoria (DMA). </li></ul>Capítulo IV Arquitectura de Computadores
    37. 37. DMA <ul><li>• Polling e interrupción necesitan de </li></ul><ul><li>la intervención de la CPU </li></ul><ul><ul><li>– Ejemplo: pasar un dato de la </li></ul></ul><ul><ul><li>controladora del disco duro a la </li></ul></ul><ul><ul><li>memoria </li></ul></ul><ul><ul><li>• La CPU lee de la controladora el dato </li></ul></ul><ul><ul><li>• La CPU escribe el dato en la memoria </li></ul></ul><ul><li>• DMA (Direct Memory Access) </li></ul><ul><li>permite pasar los datos </li></ul><ul><li>directamente del periférico a la </li></ul><ul><li>memoria sin intervención de la CPU </li></ul><ul><ul><li>– El controlador de DMA (DMAC) es el </li></ul></ul><ul><ul><li>encargado de realizar la operación de </li></ul></ul><ul><ul><li>DMA entre periférico y memoria </li></ul></ul><ul><ul><li>– El controlador de DMA toma de forma </li></ul></ul><ul><ul><li>momentánea el control del bus </li></ul></ul><ul><ul><ul><li>• Toda la operación está controlada por la </li></ul></ul></ul><ul><ul><ul><li>CPU, a través de programa con </li></ul></ul></ul><ul><ul><ul><li>instrucciones adecuadas para la </li></ul></ul></ul><ul><ul><ul><li>programación del controlador de DMA </li></ul></ul></ul>Capítulo IV Arquitectura de Computadores
    38. 38. Características del DMA <ul><ul><ul><li>Imita al procesador </li></ul></ul></ul><ul><ul><ul><li>Controla el sistema </li></ul></ul></ul><ul><ul><ul><li>Usa la técnica robo de ciclo.- hacer uso del bus solo cuando el procesador no lo necesita. </li></ul></ul></ul>Capítulo IV Arquitectura de Computadores
    39. 39. Configuraci ón <ul><li>Los módulos DMA se pueden configurar de diversas formas: </li></ul><ul><ul><ul><li>Bus único DMA independiente </li></ul></ul></ul><ul><ul><ul><li>Bus único DMA entrada salida integrados </li></ul></ul></ul><ul><ul><ul><li>Bus de E/S </li></ul></ul></ul><ul><li>Cada una de las formas de configuración tiene sus niveles de eficiencia y costos que conllevan su implementación. </li></ul>Capítulo IV Arquitectura de Computadores
    40. 40. Bus ú nico DMA independiente <ul><li>Cada transferencia utiliza dos veces el bus. </li></ul><ul><ul><li>E /S va a DMA y el DMA a la memoria. </li></ul></ul><ul><li>La CPU se interrumpe dos veces. </li></ul>Capítulo IV Arquitectura de Computadores
    41. 41. Bus único, DMA integrado <ul><li>El módulo puede controlar más de un dispositivo. </li></ul><ul><li>Cada transferencia usa el bus una vez. </li></ul><ul><ul><li>Del DMA a la memoria. </li></ul></ul><ul><li>La CPU se interrumpe solo una vez. </li></ul>Capítulo IV Arquitectura de Computadores
    42. 42. Bus único DMA separado <ul><li>El bus se encarga de todos los dispositivos. activados del DMA. </li></ul><ul><li>Cada transferencia usa el bus una vez. </li></ul><ul><ul><li>Del DMA a la memoria. </li></ul></ul><ul><li>La CPU se interrumpe solo una vez. </li></ul>Capítulo IV Arquitectura de Computadores
    43. 43. Implementaci ón Capítulo IV Arquitectura de Computadores
    44. 44. Problemas de cohesi ón <ul><li>Problemas de cohesión con la jerarquía de memoria </li></ul><ul><li>Puede ocurrir que se tenga dos copias de un dato y el DMA sólo sobrescriba sobre una de ellas. </li></ul><ul><li>Hay tres SOLUCIONES: </li></ul><ul><li>1. Volcar toda la E/S a caché: sólo sirve con E/S asignada a memoria. Costoso. </li></ul><ul><li>2. Volcar toda la E/S a memoria: se vacían todos los datos de la caché (bit de validez a cero) que tengan que ver con la transferencia del DMA. </li></ul><ul><li>3. Usar técnicas/protocolos de coherencia: invalidar datos de la caché después de que el DMA haya escrito sobre esos datos. Ej. MESI. </li></ul><ul><li>Ejemplo de DMA: i8237. Posee 4 “canales” (procesadores de </li></ul><ul><li>DMA) programables con tres modos diferentes y además se </li></ul><ul><li>puede poner en cascada con otros i8237. </li></ul>Capítulo IV Arquitectura de Computadores
    45. 45. Resumen T écnicas de E/S Capítulo IV Arquitectura de Computadores E/S programada E/S Interrupciones DMA
    46. 46. 6. Canales y procesadores de E/S Capítulo IV Arquitectura de Computadores
    47. 47. Evolución del funcionamiento de las E/S <ul><ul><ul><li>1. La CPU controla directamente al periférico </li></ul></ul></ul><ul><ul><ul><li>2. Se añade un controlador o módulo de E/S </li></ul></ul></ul><ul><ul><ul><li>3. Se usa la misma configuración del paso anterior pero se emplean interrupciones </li></ul></ul></ul><ul><ul><ul><li>4. El módulo de E/S tiene acceso directo a la memoria a través del DMA </li></ul></ul></ul><ul><ul><ul><li>5. El módulo de E/S se mejora, haciendo que se comporte como un procesador en sí mismo. </li></ul></ul></ul><ul><ul><ul><li>6. El módulo de E/S tiene una memoria local propia y es un computador en sí mismo </li></ul></ul></ul>Capítulo IV Arquitectura de Computadores
    48. 48. Características de los canales de E/S <ul><li>Una ampliación de los DMA, con los canales de E/S, quienes realizan un control completo de las operaciones de E/S. En este caso el procesador no ejecuta instrucciones nada mas inicia una transferencia de entrada salida indicándole al canal que debe ejecutar un programa de la memoria. </li></ul><ul><li>El canal de E/S es un “pequeño” procesador especializado en operaciones de E/S. Si además tiene memoria propia, entonces se lo llama procesador de E/S. </li></ul><ul><li>Hay dos tipos de canales de E/S: </li></ul><ul><ul><ul><li>Un canal selector </li></ul></ul></ul><ul><ul><ul><li>Un canal multiplexor </li></ul></ul></ul>Capítulo IV Arquitectura de Computadores
    49. 49. Canales II <ul><li>Para realizar una transferencia de E/S, la CPU primero hade indicar qué canal de E/S ejecuta un determinado programa. </li></ul><ul><li>La CPU también debe definir el área de almacenamiento temporal , establecer una prioridad y establecer las correspondientes acciones en caso de error. El programa a ejecutar está cargado en memoria principal y puede contener instrucciones propias sólo procesables por el canal de E/S. </li></ul><ul><li>Después de terminar la operación de E/S, el canal de E/S deja el resultado en un área de memoria y a continuación genera una interrupción para indicar que ha acabado. </li></ul>Capítulo IV Arquitectura de Computadores
    50. 50. Ejemplo de disp E/S <ul><li>• Es un controlador de E/S que está pensado, en principio, para </li></ul><ul><li>ser usado solamente por impresoras. </li></ul><ul><li>• Para ello habría que utilizar un cable adaptado al bus de puerto </li></ul><ul><li>paralelo diferente al Centronics, que es el que se utiliza </li></ul><ul><li>habitualmente. </li></ul><ul><li>• Un PC tiene dos puertos paralelos llamados LPT1 y LPT2 a </li></ul><ul><li>partir de las direcciones o puertos de E/S 378 (LPT1) y 278 </li></ul><ul><li>(LPT2). </li></ul><ul><li>NOTA: ¡¡ no confundir puerto de E/S (dirección) con puerto </li></ul><ul><li>hardware (puerto serie, puerto paralelo, ...) !! </li></ul>Capítulo IV Arquitectura de Computadores
    51. 51. Puerto paralelo <ul><li>Registro de datos: es de sólo escritura. Direcciones 378 (LPT1) y 278 (LPT2). </li></ul><ul><li>Compuesto por un byte. </li></ul><ul><li>Registro de estado: es de sólo lectura. Direcciones 379 (LPT1) y 279 (LPT2). </li></ul><ul><li>Compuesto por un byte. </li></ul><ul><li>Registro de control: es de lectura/escritura. Direcciones 37A (LPT1) y </li></ul><ul><li>27A (LPT2). Compuesto por un byte. </li></ul>Capítulo IV Arquitectura de Computadores
    52. 52. Rendimiento de E/S <ul><li>• ¿De qué depende el rendimiento? </li></ul><ul><ul><li>– CPU </li></ul></ul><ul><ul><li>– Sistema de memoria </li></ul></ul><ul><ul><li>– Buses de interconexión </li></ul></ul><ul><ul><li>– Controlador del periférico </li></ul></ul><ul><ul><li>– Periférico </li></ul></ul><ul><ul><li>– Driver del sistema operativo para controlar el periférico </li></ul></ul><ul><ul><li>– Eficiencia del software utilizando el periférico </li></ul></ul><ul><li>• Métricas para medir el rendimiento </li></ul><ul><ul><li>– Ancho de banda del periférico </li></ul></ul><ul><ul><ul><li>• Número de transacciones por unidad de tiempo </li></ul></ul></ul><ul><ul><li>– Latencia del periférico </li></ul></ul><ul><ul><ul><li>• Tiempo entre la orden de transacción y el fin de su ejecución </li></ul></ul></ul>Capítulo IV Arquitectura de Computadores
    53. 53. 7. La interfaz externa Capítulo IV Arquitectura de Computadores
    54. 54. Tipos de interfaces <ul><ul><ul><li>Hay dos tipos de interfaces: </li></ul></ul></ul><ul><ul><ul><ul><ul><li>1. Interfaz paralela </li></ul></ul></ul></ul></ul><ul><ul><ul><ul><ul><li>2. Interfaz serie </li></ul></ul></ul></ul></ul>Capítulo IV Arquitectura de Computadores
    55. 55. Interfaz paralela <ul><li>Hay varias líneas que conectan el módulo de E/S y el periférico y se trasfieren varios bits simultáneamente a través del bus de datos. </li></ul>Capítulo IV Arquitectura de Computadores
    56. 56. Interfaz serie <ul><li>Hay solo una línea para la transmisión de los datos y los bits deben transmitirse uno a uno. </li></ul>Capítulo IV Arquitectura de Computadores
    57. 57. Configuraciones punto a punto y multipunto <ul><li>Interfaz punto-a-punto.- proporciona una línea específica entre el módulo de E/S y el dispositivo externo. </li></ul><ul><li>Interfaz externa multipunto.- utilizadas para soportar dispositivos de almacenamiento masivo (disco y cintas) y dispositivos multimedia. </li></ul>Capítulo IV Arquitectura de Computadores
    58. 58. Conclusiones <ul><li>Problemas </li></ul><ul><li>Las E/S son costosas por varias razones: </li></ul><ul><li>Involucran movimientos físicos lentos (cabezal disco) o líneas de comunicaciones (teléfono-red) que también lo son. </li></ul><ul><li>Los dispositivos de E/S son a menudo disputados por múltiples procesos. </li></ul><ul><li>Las operaciones de E/S se suministran por medio de llamadas al sistema y gestión de interrupciones, que son lentas. </li></ul>Capítulo IV Arquitectura de Computadores
    59. 59. Conclusiones <ul><li>Soluciones </li></ul><ul><li>Reducir el número de veces que los datos son copiados manteniendolos en caché. </li></ul><ul><li>Reducir la frecuencia de interrupciones utilizando, si es posible, grandes transferencias de datos. </li></ul><ul><li>Descargar computación de la CPU principal utilizando controladores DMA. </li></ul><ul><li>Aumentar el número de dispositivos para reducir la contención de uno único, y así, mejorar el uso de CPU. </li></ul><ul><li>Incrementar memoria física para reducir la cantidad de tiempo en paginación y por ello mejorar el uso de CPU. </li></ul>Capítulo IV Arquitectura de Computadores
    1. A particular slide catching your eye?

      Clipping is a handy way to collect important slides you want to go back to later.

    ×